ログイン
言語:

WEKO3

  • トップ
  • ランキング
To

Field does not validate



インデックスリンク

インデックスツリー

  • RootNode

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 工学部
  1. 工学部
  2. 紀要掲載論文 (工学部)
  1. 工学部
  2. 紀要掲載論文 (工学部)
  3. 宮崎大學工學部紀要
  1. 工学部
  2. 紀要掲載論文 (工学部)
  3. 宮崎大學工學部紀要
  4. 36号

電流モードMVD-ORNSの低消費電力化に関する考察

http://hdl.handle.net/10458/836
http://hdl.handle.net/10458/836
f4f8f0ae-803e-47c8-8183-408125cda6a1
名前 / ファイル ライセンス アクション
KJ00004682866.pdf KJ00004682866.pdf (1.0 MB)
Item type 紀要論文 / Departmental Bulletin Paper(1)
公開日 2007-10-30
タイトル
タイトル 電流モードMVD-ORNSの低消費電力化に関する考察
言語 ja
タイトル
タイトル A Discussion on Reduction of Power Consumption for Current-Mode MVD-ORNS
言語 en
言語
言語 jpn
キーワード
言語 en
主題Scheme Other
主題 MVD-ORNS, Current-Mode, low-power, current-mirrors
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ departmental bulletin paper
その他(別言語等)のタイトル
その他のタイトル デンリュウ モード MVD-ORNS ノ テイショウヒ デンリョクカ ニ カンスル コウサツ
言語 ja-Kana
著者 澤田, 良太

× 澤田, 良太

WEKO 12813

ja 澤田, 良太

ja-Kana サワダ, リョウタ

Search repository
淡野, 公一

× 淡野, 公一

WEKO 7152
e-Rad_Researcher 50260740

ja 淡野, 公一

ja-Kana タンノ, コウイチ

en Tanno, Koichi


Search repository
田村, 宏樹

× 田村, 宏樹

WEKO 7150
e-Rad_Researcher 90334713

ja 田村, 宏樹

ja-Kana タムラ, ヒロキ

en Tamura, Hiroki


Search repository
外山, 貴子

× 外山, 貴子

WEKO 12078

ja 外山, 貴子

ja-Kana トヤマ, タカコ

en Toyama, Takako

Search repository
Sawada, Ryota

× Sawada, Ryota

WEKO 12817

en Sawada, Ryota

Search repository
抄録
内容記述タイプ Abstract
内容記述 Recently, advanced digital signal processing is necessary so that industry related to multimedia may develop. Because many arithmetic circuits are used in signal processing of the multimedia, a low-power and high-speed adder, which is basic element of the arithmetic circuits, are desired. On the other hand, multiple-valued digits overlap resolution number system (MVD-ORNS) was proposed in our lab, and is one of the number systems that make it possible to add in parallel. However, the hardware of MVD-ORNS consumes very large power. In this thesis, I design and analyze the very low-power MOS circuit elements, which are current-mirrors, switched current mirrors, etc. based on the weakinversion region, for the low-power MVD-ORNS. Finally, an 8-bit adder based on MVD-ORNS using the proposed circuits is designed. All of the proposed circuits are evaluated through HSPICE simulation with 0.35μm CMOS device parameters. The results are reported in this thesis.
言語 en
書誌情報 ja : 宮崎大学工学部紀要
en : Memoirs of Faculty of Engineering, University of Miyazaki

巻 36, p. 49-56, 発行日 2007-08-30
出版者
出版者 宮崎大学工学部
言語 ja
出版者
出版者 Faculty of Engineering, University of Miyazaki
言語 en
ISSN
収録物識別子タイプ ISSN
収録物識別子 05404924
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA00732558
著者版フラグ
出版タイプ VoR
出版タイプResource http://purl.org/coar/version/c_970fb48d4fbd8a85
戻る
0
views
See details
Views

Versions

Ver.2 2023-07-29 23:37:22.067307
Ver.1 2023-05-15 11:18:31.373298
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR 2.0
  • OAI-PMH JPCOAR 1.0
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3