WEKO3
アイテム
スイッチドボルテージ低電圧サンプルホールド回路
http://hdl.handle.net/10458/428
http://hdl.handle.net/10458/428d3c97ee8-43d3-4e38-8c51-90490dd428c5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00004439503.pdf (363.3 kB)
|
|
| Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2007-06-28 | |||||
| タイトル | ||||||
| タイトル | スイッチドボルテージ低電圧サンプルホールド回路 | |||||
| 言語 | ja | |||||
| タイトル | ||||||
| タイトル | Switched-Voltage low-voltage Sample/Hold Circuit | |||||
| 言語 | en | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | switched-voltage, sample, hold, low voltage, clock feedthrough, channel-length modulation effect | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||
| 資源タイプ | departmental bulletin paper | |||||
| その他（別言語等）のタイトル | ||||||
| その他のタイトル | スイッチド ボルテージ テイデンアツ サンプル ホールド カイロ | |||||
| 言語 | ja-Kana | |||||
| 著者 |
大野, 憲司
× 大野, 憲司× 松本, 寛樹× 村尾, 健次× 村尾, 健次 |
|||||
| 抄録 | ||||||
| 内容記述タイプ | Abstract | |||||
| 内容記述 | Abstract In this paper, switched-voltage (SV) sample/hold (S/H) circuit is presented for low voltage operation. The circuit consists of a CMOS SV-delay cell. Thus, the configuration is very simple. The proposed circuit can operate using simple nonoverlapping two phase clocks. Performance is verified by simulations on PSpice and using discrete components. |
|||||
| 言語 | en | |||||
| 書誌情報 |
ja : 宮崎大学工学部紀要 en : Memoirs of Faculty of Engineering, University of Miyazaki 巻 35, p. 145-149, 発行日 2006-08-30 |
|||||
| 出版者 | ||||||
| 出版者 | 宮崎大学工学部 | |||||
| 言語 | ja | |||||
| 出版者 | ||||||
| 出版者 | Faculty of Engineering, University of Miyazaki | |||||
| 言語 | en | |||||
| ISSN | ||||||
| 収録物識別子タイプ | ISSN | |||||
| 収録物識別子 | 05404924 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AA00732558 | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
