WEKO3
-
RootNode
アイテム
低電源電圧・広帯域CMOSアナログ乗算器の設計と2.4GHz RFダウンコンバージョンミキサへの応用
http://hdl.handle.net/10458/263
http://hdl.handle.net/10458/263903a54d0-0086-47aa-b9ea-e67bf6b152b7
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00002425541.pdf (776.3 kB)
|
|
| Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2007-06-28 | |||||
| タイトル | ||||||
| タイトル | 低電源電圧・広帯域CMOSアナログ乗算器の設計と2.4GHz RFダウンコンバージョンミキサへの応用 | |||||
| 言語 | ja | |||||
| タイトル | ||||||
| タイトル | A Low-Supply-Voltage, Wide-Bandwidth CMOS Analog Multiplier and Its Application to a 2.4GHz RF Downconversion Mixer | |||||
| 言語 | en | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | CMOS Analog Multiplier, Mixer, Conversion Gain, Intercept Point | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||
| 資源タイプ | departmental bulletin paper | |||||
| その他（別言語等）のタイトル | ||||||
| その他のタイトル | テイデンゲン デンアツ・コウタイイキ CMOS アナログ ジョウサンキ ノ セッケイ ト 2.4GHz RF ダウン コンバージョン ミキサ エノ オウヨウ | |||||
| 言語 | ja-Kana | |||||
| 著者 |
熊谷, 寛夫
× 熊谷, 寛夫× 谷川, 寛幸× 淡野, 公一× 石塚, 興彦× Kumagai, Hiroo× 谷川, 寛幸× Ishizuka, Okihiko |
|||||
| 抄録 | ||||||
| 内容記述タイプ | Abstract | |||||
| 内容記述 | Abstract In recent years, the world of wireless communications has been changing very rapidly. The wireless communication devices need RF analog circuits such as mixer. In CMOS technology, if it successfully merges RF analog and baseband digital blocks, it is possible to reduce size, weight,cost, and power consumption. However, the circuit elements which can be operated under low supply voltage are required because of lowering of the breakdown voltage with the development of fabrication technique in CMOS process. In this paper, a low-supply-voltage and wide-bandwidth CMOS analog multiplier is proposed, which is indispensable for mixer. The proposed multiplier has advantages of low voltage operation and low noise. Simulations of the multiplier demonstrate the input range of 0.54 Vp-p, the -3 dB bandwidth of 1.03 GHz and the S/N ratio of 131 dB with VDD=2 V. Next, the proposed multiplier is applied to a downconversion mixer. The mixer can be operated at VDD=2V, and the conversion gain and 3rd order intcrcept point (IIP3) are -O.8 dR and +10.9 dBm, respectively. |
|||||
| 言語 | en | |||||
| 書誌情報 |
ja : 宮崎大学工学部紀要 en : Memoirs of Faculty of Engineering, University of Miyazaki 巻 32, p. 183-190, 発行日 2003-07 |
|||||
| 出版者 | ||||||
| 出版者 | 宮崎大学工学部 | |||||
| 言語 | ja | |||||
| 出版者 | ||||||
| 出版者 | Faculty of Engineering, University of Miyazaki | |||||
| 言語 | en | |||||
| ISSN | ||||||
| 収録物識別子タイプ | ISSN | |||||
| 収録物識別子 | 05404924 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AA00732558 | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
Share
Cite as
熊谷, 寛夫, 谷川, 寛幸, 淡野, 公一, 石塚, 興彦, Kumagai, Hiroo, 谷川, 寛幸, Ishizuka, Okihiko, 2003, 低電源電圧・広帯域CMOSアナログ乗算器の設計と2.4GHz RFダウンコンバージョンミキサへの応用: 宮崎大学工学部, 183–190 p.
Loading...
