ログイン
言語:

WEKO3

  • トップ
  • ランキング
To

Field does not validate



インデックスリンク

インデックスツリー

  • RootNode

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 工学部
  1. 工学部
  2. 紀要掲載論文 (工学部)
  1. 工学部
  2. 紀要掲載論文 (工学部)
  3. 宮崎大學工學部紀要
  1. 工学部
  2. 紀要掲載論文 (工学部)
  3. 宮崎大學工學部紀要
  4. 35号

高性能サンプル・ホールド回路の設計とその応用

http://hdl.handle.net/10458/432
http://hdl.handle.net/10458/432
0e2d2fd5-b88f-4617-9994-60a21918555c
名前 / ファイル ライセンス アクション
KJ00004439507.pdf KJ00004439507.pdf (640.5 kB)
Item type 紀要論文 / Departmental Bulletin Paper(1)
公開日 2007-06-28
タイトル
タイトル 高性能サンプル・ホールド回路の設計とその応用
言語 ja
タイトル
タイトル Design of High-Performance Sample-and-Hold Circuits and Its Application
言語 en
言語
言語 jpn
キーワード
言語 en
主題Scheme Other
主題 Sample and hold circuits, Miller hold capacitance, Inverter, Hold erroe, A, D converter
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ departmental bulletin paper
その他(別言語等)のタイトル
その他のタイトル コウセイノウ サンプル ホールド カイロ ノ セッケイ ト ソノ オウヨウ
言語 ja-Kana
著者 橋口, 慎吾

× 橋口, 慎吾

WEKO 12495

ja 橋口, 慎吾

ja-Kana ハシグチ, シンゴ

Search repository
桑原, 健介

× 桑原, 健介

WEKO 12849

ja 桑原, 健介


ja-Kana クワハラ, ケンスケ

en Kuwahara, Kensuke

Search repository
淡野, 公一

× 淡野, 公一

WEKO 7152
e-Rad_Researcher 50260740

ja 淡野, 公一
宮崎大学

ja-Kana タンノ, コウイチ

en Tanno, Koichi
University of Miyazaki

Search repository
外山, 貴子

× 外山, 貴子

WEKO 12078

ja 外山, 貴子

ja-Kana トヤマ, タカコ

en Toyama, Takako

Search repository
Hashiguchi, Shingo

× Hashiguchi, Shingo

WEKO 12499

en Hashiguchi, Shingo

Search repository
桑原, 健介

× 桑原, 健介

WEKO 12849

ja 桑原, 健介


ja-Kana クワハラ, ケンスケ

en Kuwahara, Kensuke

Search repository
抄録
内容記述タイプ Abstract
内容記述 In this paper, a new sample and hold circuit (S/H circuit) using a Miller hold capacitance is proposed. In the
proposed S/H circuit, operational amplifier is not used but an inverter. Therefore, very low power and very small
chip area can be achieved. Furthermore, the data loss at the tracking condition in the S/H circuit is improved
by using a double sampling technique with dummy MOS switches. As an application of the proposed S/H
circuit, double integrating type A/D converter is designed. The circuits proposed in this paper were evaluated
through Star-HSPICE simulations with O.35μm CMOS devices parameters.
言語 en
書誌情報 ja : 宮崎大学工学部紀要
en : Memoirs of Faculty of Engineering, University of Miyazaki

巻 35, p. 169-175, 発行日 2006-08-30
出版者
出版者 宮崎大学工学部
言語 ja
出版者
出版者 Faculty of Engineering, University of Miyazaki
言語 en
ISSN
収録物識別子タイプ ISSN
収録物識別子 05404924
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA00732558
著者版フラグ
出版タイプ VoR
出版タイプResource http://purl.org/coar/version/c_970fb48d4fbd8a85
戻る
0
views
See details
Views

Versions

Ver.2 2023-07-29 23:33:24.867837
Ver.1 2023-05-15 11:19:05.151525
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR 2.0
  • OAI-PMH JPCOAR 1.0
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3