WEKO3
-
RootNode
アイテム
There is a newer version of this record available.
サンプルホールド回路のためのホールドエラー低減技術に関する研究
http://hdl.handle.net/10458/6672
http://hdl.handle.net/10458/6672f85af22e-d4dd-445b-872f-2f9cd10c94a1
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
学位論文要旨 (98.9 kB)
|
|
|
|
学位論文審査結果の要旨 (109.0 kB)
|
|
|
|
本文 (1.8 MB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2020-06-21 | |||||
| タイトル | ||||||
| タイトル | Study on Hold Error Reduction Techniques for Sample and Hold Circuits | |||||
| 言語 | en | |||||
| タイトル | ||||||
| タイトル | サンプルホールド回路のためのホールドエラー低減技術に関する研究 | |||||
| 言語 | ja | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_db06 | |||||
| 資源タイプ | doctoral thesis | |||||
| アクセス権 | ||||||
| アクセス権 | open access | |||||
| アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||
| 著者 |
Agung, Setia Budi
× Agung, Setia Budi |
|||||
| 学位名 | ||||||
| 言語 | ja | |||||
| 学位名 | 博士(工学) | |||||
| 学位授与機関 | ||||||
| 学位授与機関識別子Scheme | kakenhi | |||||
| 学位授与機関識別子 | 17601 | |||||
| 言語 | ja | |||||
| 学位授与機関名 | 宮崎大学 | |||||
| 学位授与年月日 | ||||||
| 学位授与年月日 | 2019-03-22 | |||||
| 学位授与番号 | ||||||
| 学位授与番号 | 甲第154号 | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
