WEKO3
アイテム
多入力FG-MOSFETを用いた低電圧・高CMRR差動増幅回路に関する研究
http://hdl.handle.net/10458/841
http://hdl.handle.net/10458/841dcfcd355-1dea-4f55-82aa-8c71c676390e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00004682871.pdf (788.9 kB)
|
|
| Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2007-10-30 | |||||||||||||||||
| タイトル | ||||||||||||||||||
| タイトル | 多入力FG-MOSFETを用いた低電圧・高CMRR差動増幅回路に関する研究 | |||||||||||||||||
| 言語 | ja | |||||||||||||||||
| タイトル | ||||||||||||||||||
| タイトル | A Study on Low-Voltage and High-CMRR Differential Amplifier Using Multiple-Input FG-MOSFETs | |||||||||||||||||
| 言語 | en | |||||||||||||||||
| 言語 | ||||||||||||||||||
| 言語 | jpn | |||||||||||||||||
| キーワード | ||||||||||||||||||
| 言語 | en | |||||||||||||||||
| 主題Scheme | Other | |||||||||||||||||
| 主題 | Common-mode gain, CMRR, Differential pair, FG-MOSFET, Low-voltage | |||||||||||||||||
| 資源タイプ | ||||||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||||||||||
| 資源タイプ | departmental bulletin paper | |||||||||||||||||
| その他（別言語等）のタイトル | ||||||||||||||||||
| その他のタイトル | タニュウリョク FG-MOSFET オ モチイタ テイデンアツ・コウCMRR サドウ ゾウフク カイロ ニ カンスル ケンキュウ | |||||||||||||||||
| 言語 | ja-Kana | |||||||||||||||||
| 著者 |
堀田, 真嗣
× 堀田, 真嗣× 淡野, 公一
WEKO
7152
× 田村, 宏樹
WEKO
7150
× 外山, 貴子× Horita, Masatsugu |
|||||||||||||||||
| 抄録 | ||||||||||||||||||
| 内容記述タイプ | Abstract | |||||||||||||||||
| 内容記述 | In this paper, a low-voltage and high-CMRR differential amplifier using multi-input FG-MOSFETs is presented. The proposed circuit is divided two circuit blockes; one is FG-MOSFETs based differential amplifier without a tail current source, and the other is bias voltage generator. The technique of removing the tail current source is widely used for the low-voltage operation, but this deteriorates CMRR performance. In order to improve this problem, one of the input terminals of FG-MOSFETs is used as the bias voltage control terminal from bias voltage generator. By using this technique, the proposed circuit prevents the deterioration of the common-mode gain. The proposed circuit with parasitic capacitances, which could be derived through the physical layout design, was evaluated through HSPICE imulation with 0.35μm CMOS process. As a result, the common-mode gain of the proposed circuit was -59.5dB with the supply voltage of 1.4V. |
|||||||||||||||||
| 言語 | en | |||||||||||||||||
| 書誌情報 |
ja : 宮崎大学工学部紀要 en : Memoirs of Faculty of Engineering, University of Miyazaki 巻 36, p. 89-96, 発行日 2007-08-30 |
|||||||||||||||||
| 出版者 | ||||||||||||||||||
| 出版者 | 宮崎大学工学部 | |||||||||||||||||
| 言語 | ja | |||||||||||||||||
| 出版者 | ||||||||||||||||||
| 出版者 | Faculty of Engineering, University of Miyazaki | |||||||||||||||||
| 言語 | en | |||||||||||||||||
| ISSN | ||||||||||||||||||
| 収録物識別子タイプ | ISSN | |||||||||||||||||
| 収録物識別子 | 05404924 | |||||||||||||||||
| 書誌レコードID | ||||||||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||||||||
| 収録物識別子 | AA00732558 | |||||||||||||||||
| 著者版フラグ | ||||||||||||||||||
| 出版タイプ | VoR | |||||||||||||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||||||||||||
