WEKO3
-
RootNode
アイテム
There is a newer version of this record available.
自律故障補償可能なハードウェアニューロンのバックワードパス演算部の設計
http://hdl.handle.net/10458/3235
http://hdl.handle.net/10458/3235290ffac0-7cb4-4de7-af5f-edba36692520
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
engineering39-52.pdf (921.9 kB)
|
|
| Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2011-02-25 | |||||
| タイトル | ||||||
| タイトル | 自律故障補償可能なハードウェアニューロンのバックワードパス演算部の設計 | |||||
| 言語 | ja | |||||
| タイトル | ||||||
| タイトル | Design of Backward-pass Module for Self-defect-Compensatable Hardware Neuron | |||||
| 言語 | en | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | Partial Retraining scheme, Neural network, Defect compensation, Field programmable gate array | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||
| 資源タイプ | departmental bulletin paper | |||||
| その他（別言語等）のタイトル | ||||||
| その他のタイトル | ジリツ コショウ ホショウ カノウ ナ ハードウェア ニューロン ノ バックワード パス エンサンブ ノ セッケイ | |||||
| 言語 | ja-Kana | |||||
| 著者 |
山森, 一人
× 山森, 一人× 田代, 圭佑× 吉原, 郁夫× Tashiro, Keisuke |
|||||
| 抄録 | ||||||
| 内容記述タイプ | Abstract | |||||
| 内容記述 | In neural network, there is a problem that learning time becomes so long for real world problems. To achieve fast learning, some researchers proposed to implement a neural network into a Wafer Scale Integration (WSI). WSI uses one wafer as a parallel computer, a part of defect leads entire system fault. Therefore a defect compensation method is necessary to implement a neural network into WSI. Partial Retraining (PR) scheme has proposed as one of the defect compensation methods for neural networks. However, PR scheme is not verified whether it will perform good on hardware devices or not. It is also not clear how much is circuit required. In our laboratory, we have been finished a design of forward-pass module of self-defect-compensatable hardware neuron. In this paper, we report a design of backward-pass module, and evaluate the performance of our design by simulations. | |||||
| 言語 | en | |||||
| 書誌情報 |
ja : 宮崎大学工学部紀要 en : Memoirs of Faculty of Engineering, University of Miyazaki 巻 39, p. 339-344, 発行日 2010-09-30 |
|||||
| 出版者 | ||||||
| 出版者 | 宮崎大学工学部 | |||||
| 言語 | ja | |||||
| 出版者 | ||||||
| 出版者 | Faculty of Engineering, University of Miyazaki | |||||
| 言語 | en | |||||
| ISSN | ||||||
| 収録物識別子タイプ | ISSN | |||||
| 収録物識別子 | 05404924 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AA00732558 | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
Share
Cite as
山森, 一人, 田代, 圭佑, 吉原, 郁夫, Tashiro, Keisuke, 2010, 自律故障補償可能なハードウェアニューロンのバックワードパス演算部の設計: 宮崎大学工学部, 339–344 p.
Loading...
