宮 崎 大 学 大 学 院

博士学位論文

論 文 題 目

ひずみヘテロ接合を用いた Si 系デバイスに電子線照射が 及ぼす電気的特性の劣化とその耐性向上に関する研究

学位授与2013年9月

宮崎大学大学院農学工学総合研究科

物質·情報工学専攻

中島 敏之

目次

第1章 序論	1
1.1 本研究の背景	2
1.1.1 Si-MOSFET の微細化限界と等価的スケーリング技術	2
1.1.2 宇宙用途デバイスへの等価的スケーリング技術適用	9
1.2 本研究の目的	15
1.3 引用文献	16
第2章 Si _{0.8} Ge _{0.2} Source/Drain p-MOSFET に及ぼす電子線照射の影響	20
2.1 緒言	21
2.2 実験方法	22
2.2.1 試料作製	22
2.2.2 評価方法	25
2.3 電子線照射前後における Si チャネルへの圧縮ひずみ導入効果	29
2.3.1 Si チャネルへの圧縮ひずみ導入による電気的特性の向上(電子線照	射前).29
2.3.2 電子線照射が圧縮ひずみ導入効果へ及ぼす影響	35
2.4 結言	43
2.5 引用文献	45
第3章 電子線照射がひずみに及ぼす影響の Raman 分光法による解析	
3.1 緒言	49
3.2 電子線照射が Strained-Si / Relaxed-Si _{0.7} Ge _{0.3} 層のひずみに及ぼす影響	50
3.2.1 試料および評価方法	50
3.2.2 Strained-Si 層および Relaxed-Si _{0.7} Ge _{0.3} 層のひずみ状態(電子線照射)	前)55
3.2.3 電子線照射による圧縮ひずみの発生	59
3.3 電子線照射による SiGe 層の圧縮ひずみ発生に B 添加が及ぼす影響	63

	3.3	3.1	試料および評価方法	33
	3.3	3.2	B-doped Si _{0.75} Ge _{0.25} 層での局所的圧縮ひずみの発生	36
3.	4	結	言7	70
3.	5	引	用文献7	71
第4	章	耐	放射線性ひずみ Si デバイスの提案	73
4.	1	緒	言7	74
4.	2	高	Ge 濃度 Si _{1-x} Ge _x S/D p-MOSFET の耐放射線性評価	75
	4.2	2.1	試料と評価方法7	75
	4.2	2.2	電子線照射前後の移動度に与える高 Ge 濃度化の効果	77
4.	3	Si ₁ .	_x Ge _x S/D p-MOSFET の耐放射線性向上要因の切り分け8	32
4.	4	結	言	39
4.	5	引	用文献	<i>)</i> 0
第5	章	糸	告論)2
謝辞	¥	••••)5
付鎉	<u>د</u>	•••••		} 7
研	F究	業績	責リスト)8

第1章 序論

1.1 本研究の背景

1.1.1 Si-MOSFETの微細化限界と等価的スケーリング技術

現代の高度情報化社会を支える重要な部品として、あらゆる情報通信機器や デジタル家電に組み込まれているシリコン大規模集積回路(Si Large Scale Integrated circuit : Si-LSI)は、基本構成素子である金属 - 酸化物 - 半導体電界効 果トランジスタ(Metal Oxide Semiconductor Field Effect Transistor : MOSFET)をス ケーリング則に基づき微細化することで、高性能化、高集積化を遂げてきた[1, 2]。 スケーリング則とは、1974年にIBM社のDennardらによって提案された微細化技 術の指導原理である[2]。代表的なスケーリング則である定電界スケーリングと トランジスタ性能の関係を図1.1と表1.1に示す。ゲート長(L)やゲート幅(W)、ゲ ート酸化膜厚(T_{ox})と電源電圧(V)をk倍(k < 1)、チャネルの不純物濃度(N_A)を1/k倍 とすると、遅延時間はk倍に短縮され、消費電力(P)はk²倍に低減され、面積をk² 倍に縮小できることから集積度も向上できる[2]。即ち、MOSFET寸法の微細化 により、Si-LSIの動作速度や低消費電力性、集積度は飛躍的に向上する[3, 4]。

しかし、スケーリング則に沿ったMOSFETのゲート長縮小が進んだ現在では、 微細化によるSi-LSIの高性能化は物理的限界に直面している[3,4]。ゲート酸化膜 の極薄化により、ゲート電極からSi基板への漏れ電流(トンネル電流)が増大する ため、ゲート絶縁膜の更なる薄膜化は困難となり、チャネル領域の不純物濃度 の増大に伴い、微細化によるキャリア移動度の向上効果が小さくなる[3-8]。こ れらの課題を解決し、Si-LSIの性能を更に向上させるための手段として従来のサ イズの微細化ではなく、ゲート部やチャネル部に新しい構造や材料を用いる、 等価的スケーリング技術に関する研究が世界中で進められ、実用化され始めて いる。

ゲート酸化膜の薄膜化に替わる等価的スケーリング技術では、図1.2に示す

 $\mathbf{2}$

高誘電率(High-k)ゲート絶縁膜やTri-gate Fin FETが実用化されている[9-13]。 ゲー ト絶縁膜厚(Tox)の薄膜化は、チャネル長縮小に伴うゲート断面積(A)の縮小によ り、ゲート絶縁膜厚容量(Cox)が低下することを抑止するため行われてきた[9-11]。 一方で、High-k膜ではゲート絶縁膜材料を変更により誘電率(ɛ)を高め、ゲート絶 縁膜容量の低下を抑止する[9-11]。結果としてゲート絶縁膜厚の薄膜化は不要と なり、トンネル電流の抑制が可能となる。Leeらは、同じゲート絶縁膜容量のSiO2 膜厚に換算した等価膜厚(Equivalent Oxide Thickness: EOT)で1.15 nmの酸化ハフ ニウム膜(HfO₂)を用いた評価より、SiO₂膜と比較して4桁程度リーク電流が低減 できると報告している[9]。同様に、チャネルを3方向よりゲート電極で挟む Tri-gate Fin FET構造では、ゲート電極とチャネル界面の面積の拡大により、ソー スおよびドレイン近傍でのパンチスルー電流を抑制でき[12, 13]、チャネル部直 下のSi基板の完全空乏化により、電気的なSi基板の影響の排除が可能となる[12]。 DoyleらはTri-gate Fin FET構造により、High-kゲート酸化膜を用いた平面構造の FETと比較してリーク電流を更に1桁低減できると報告している[12]。Si-LSIの消 費電力低減のためにも、リーク電流の低減は必須であり、High-kゲート絶縁膜や Tri-gate Fin FET構造は、今後のデバイスに必要不可欠な技術である。

一方で、キャリア移動度向上を目的とした技術としては、ひずみSi技術が実 用化されている[14]。ひずみSi技術による移動度向上機構は図1.3に示すバンドの 分裂に起因する。スピンの縮退を無視すると、伝導帯のバンドは無ひずみにお いて6重に縮退しているが、引っ張りひずみが導入されると2重縮退のバンドと4 重縮退のバンドに分裂する[14]。また、価電子帯では無ひずみにおいて軽い正孔 のバンドと重い正孔のバンドがバンド端において縮退しているが、圧縮ひずみ が導入されると分裂する[14]。分裂した各バンドにキャリアが一定の割合で配分 されることで平均的な有効質量が小さくなることと、キャリアへのフォノン散 乱が低減されることにより、キャリアの移動度が向上する[14-17]。チャネルへ ひずみを導入する技術としては、図1.4に示す窒化シリコン(SiN)膜、およびひず みへテロ接合が実用化されている[18-22]。SiN膜を用いた場合には、内部にひず みを導入したSiN膜によりSiチャネルに引っ張りもしくは圧縮の応力を加えSiチ ャネルにひずみを導入する[19]。一方で、ひずみへテロ接合を用いた場合では、 Siより格子定数の大きなSiGe混晶や格子定数の小さいSiC混晶をソース・ドレイ ン部に形成し、格子定数の違いによりSiチャネルへひずみを導入する[20-22]。移 動度の向上はSi-LSIの動作速度向上に直結することから、ひずみSi技術も今後の Si-LSI開発に不可欠な技術である。

国際半導体技術ロードマップ(International Technology Roadmap for Semiconductors: ITRS)によると[23]、上述した実用化された技術以外にも、 MOSFETのソース・ドレイン領域を不純物拡散層から金属材料に変更するメタ ルソース・ドレイン技術やチャネル材料をSiからGeやIII-V化合物に置き換える 技術、電子の有するスピンをデバイスに活用するスピントロニクス技術などの 開発も活発化しており、情報技術の更なる発展のため、Si-LSIの更なる高性能化 を要求するトレンドは今後も継続されていくと考えられる。

4





図 1.1 MOSFET の定電界スケーリングの概念図

物理パラメータ	性能指数
ゲート長 L、ゲート幅 W、ゲート酸化膜厚 t _{ox}	k
基板不純物濃度 N _A	1/k
電界 E	1
電圧 V	k
容量C	k
面積	k^2
遅延時間 τ _g = CV/I	k
消費電力 P = VI	k^2
消費電力密度(チップ消費電力)	1

表 1.1 定電界スケーリングにおける各パラメータの性能指数[2]



図 1.2 ゲート絶縁膜の薄膜化に替わる等価的スケーリング技術



.....



図 1.3 ひずみによる伝導帯と価電子帯の分裂



図 1.4 移動度向上のための等価的スケーリング技術

1.1.2 宇宙用途デバイスへの等価的スケーリング技術適用

1.1.1項で示した通り、等価的スケーリング技術は今後のSi-LSIの開発に必要 不可欠である。等価的スケーリング技術を用いたSi-LSIが市場に占める割合は今 後も上昇し、今後は従来の微細化技術により開発されたSi-LSIとの置き換えが進 んでいくと考えられる。このトレンドは宇宙空間で使用されるSi-LSIも同様であ り、地上と比較して容積や重量、使用できる電力に厳しい制限がある宇宙空間 では、小型で軽量、低消費電力などの特徴を持つ、最先端のSi-LSIが強く求めら れる[24]。

しかし、宇宙空間は地上と異なり、高エネルギーの粒子や電磁波等の宇宙放 射線が絶え間なく飛び交う環境である[25]。宇宙放射線は、その起源と特性およ び、地球に対する位置関係から三つに分類される[25]。太陽系の外に起源をもつ 重イオン等の粒子線とエックス線からなる銀河宇宙線、太陽から放出される電 子線や陽子線および紫外線からなる太陽宇宙線、地磁気に捕捉された電子線や 陽子線からなる捕捉帯(ヴァン・アレン帯)粒子線である。ヴァン・アレン帯(図 1.5)には、地上から500 km付近に中心をもつ陽子線密度の高い領域(内帯)と、 20,000 km付近に中心をもつ電子線密度の高い領域(外帯)が存在する[26, 27]。黒 崎らが報告している電子線、陽子線の高度およびエネルギー別の線量分布(図1.6) によれば、多くの人工衛星が稼働する静止軌道(地上36,000 km)は、0.5 MeV以上 のエネルギーを持つ電子線にさらされる環境である[24]。

Si-LSIに代表される半導体デバイスは、これらの放射線にさらされることに より特性が劣化するため[25]、宇宙空間での半導体デバイスの利用には、放射線 による劣化の評価が必要不可欠である。松田らは、長期的な運用による半導体 デバイスの故障は太陽宇宙線中の陽子線や、ヴァン・アレン帯の電子線、陽子 線によって起こると報告している[25]。半導体材料に電子線や陽子線が照射され

9

ると、電離作用による電子・正孔対の生成[28-30]、電子および陽子と原子との 核衝突により原子が定常位置からはじき出される変位損傷(はじき出し損傷: Displacement Damage)とが生じる[31-34]。この2つの現象が半導体デバイスの材料 や構造に応じて、デバイスの電気特性に様々な影響を及ぼす。例えば、電子・ 正孔対の生成がMOSFETのゲート酸化膜中で起こると、MOSFETの閾値電圧がシ フトすることが報告されている[29, 35]。また、変位損傷による結晶欠陥がSi太 陽電池中で発生すると、少数キャリアの拡散長を減少させ、Si太陽電池の電気出 力が低下する[36]。

等価的スケーリング技術を適用したMOSFETに対しても、宇宙空間での利用 を想定した放射線照射による評価が行なわれている。High-k技術ではChoiら[37] やErginら[38]、Felixら[39]により酸化ハフニウム(HfO2)や酸化アルミニウム (Al₂O₃)はSiO₂の膜と比較して放射線による欠陥生成密度が低いことが報告され ている。一方で、酸化ガドリニウム(Gd₂O₃)をベースとした絶縁膜は、放射線を 照射された場合、SiO2と比較して欠陥が生成されやすいことがGarciaら[40]によ り報告されている。Fin FET構造については、放射線による酸化膜中の電子・正 孔対生成により閾値電圧のシフトとドレイン電流の減少が起こることがWuら [41]やColingeら[42]により報告され、Mamouniら[43]やPutら[44]によりFinのサイ ズに依存して放射線照射の影響が異なることが報告されている。ひずみSi技術を 用いたMOSFETに対する放射線照射の影響については、SiN膜を用いてSiチャネ ルに引っ張りひずみを加えたn型、p型のMOSFETに60 MeVの陽子線を照射した 結果がClaeysらにより報告されており[45]、p-MOSFETではSiN膜があることで閾 値電圧シフトが抑制され、n-MOSFETではSiN膜による閾値電圧シフトへの影響 は無いことが明らかになっている[45]。一方で、ひずみヘテロ接合を適用した MOSFETに対する放射線照射の研究報告は、Maitiらにより、ゲート長45 nmの

Si_{0.83}Ge_{0.17} Source/Drain (S/D) p-MOSFETへ、単位長当たり0.2 pC/µmのエネルギー を飛跡周辺に付与する放射線が照射された場合を想定した、シミュレーション 結果が報告されているのみである[46]。この報告によれば、Si_{0.83}Ge_{0.17} S/D p-MOSFETの閾値電圧は放射線の照射によりマイナスシフトし、相互コンダクタ ンスおよび正孔移動度は低下する。また、閾値電圧のシフト量および正孔移動 度の低下量は、従来のSi p-MOSFETとほぼ同等である[46]。しかしながら、この Maitiらの報告を裏付ける実験データの報告例は無く、他の等価的スケーリング 技術と比較して、ひずみへテロ接合を用いたMOSFETが放射線環境下にさらさ れることを想定した研究報告は、現状として遅れている(図1.7)。これは、ひずみ ヘテロ接合を適用したMOSFETで構成されるSi-LSIを宇宙空間用途へ応用する 上での課題である。





図 1.6 電子線および陽子線のエネルギー別線量分布[24]

 高誘電率(High-k)ゲート絶縁膜 報告内容 	↓ 文献
SiON, Al ₂ O3, HfO2, Zr _{0.4} Si _{1.6} O4を評価。全てSiO2よりも欠陥生成密度が低い	[37, 38]
HfO2は低照射線量では欠陥生成密度が低い	[39]
HfO ₂ , Gd ₂ O ₃ , HfO ₂ , SiO ₂ を評価。Gd ₂ O ₃ が最も欠陥生成密度が高い	[40]
材料毎の放射線耐性実験結果に関する報告あり	等々
Fin FET	
超生中容	↓ _↓ +½

報告内容	文献
Fin側面の界面欠陥および底部の酸化物トラップにより閾値電圧が変化	[41]
低照射量では相互コンダクタンスの向上が観察され、高照射量では界面 欠陥生成により減少した	[42]
Fin幅が狭いサンプルが最も放射線の影響を受けがたい	[43, 44]
構造毎の放射線耐性実験結果に関する報告あり	等々

ひずみら			
0.90731-	報告内容	文献	
SiN膜を用いたひて >> 移動度に関す	ずみ構造でSiN中の水素に起因する閾値シフトを観察 る記述無し、引っ張りひずみのみ	[45]	
ひずみヘテロ接合 ドレイン電流、相 >> シュミレーショ	合を用いたMOSFETに放射線を照射すると閾値電圧がシフトし、 互コンダクタンス、正孔移動度が低下する コン結果のみ	[46]	
	実験的な報告例がほぼ無い		

図 1.7 等価的スケーリング技術の耐放射線性に対する研究報告状況

1.2 本研究の目的

以上のような研究現状を鑑み、著者は高い放射線耐性を有するひずみSi MOSFETの開発を最終目標として、ひずみヘテロ接合を用いたSi MOSFETに放 射線照射が及ぼす影響に対する研究を行った。本論文では電子線照射がひずみ ヘテロ接合を用いたSi MOSFETの電気的特性に及ぼす影響と、その要因につい て探索究明した研究結果をまとめた。

第2章では、2 MeVの電子線照射が、Si_{0.8}Ge_{0.2} S/D p-MOSFETの電気的特性に 及ぼす影響について評価した。従来のSi p-MOSFETと比較して得られた知見をも とに、ひずみへテロ接合を有するSi_{0.8}Ge_{0.2} S/D p-MOSFET特有の特性劣化を明ら かにした。

第3章では、2 MeV電子線照射が結晶中のひずみに及ぼす影響を定量的に評価するため、Raman分光法を用いて評価した。得られた知見より、2 MeV電子線照射による電気的特性劣化に寄与するひずみの変動有無についてまとめた。

第4章では、ひずみヘテロ接合において移動度向上効果を決定づけるソース・ドレイン部のGe濃度及びゲート長が、2 MeVの電子線照射による電気的特 性変動に与える影響について評価した。デバイスパラメータの違いによる電子 線照射の影響の違いに言及し、デバイス応用上に重要なパラメータを明らかに した。

第5章では、本論文を総括した。

15

1.3 引用文献

- [1] H. -S. P. Wong, D. J. Frank, P. M. Solomon, C. H. J. Wann, and J. J. Welser, Proceedings of the IEEE, 87, 537 (1999).
- [2] R. H. Dennard, F. H. Gaensslen, H. N. Yu, V.L. Rideout, E. Bassous, and A. R. Leblanc, IEEE J. Solid State Circuits, 9, 256 (1974).
- [3] G. E. Moore, Electronics, **38**, 114 (1965).
- [4] P. P. Gelsinger, P. A. Gargini, G. H. Parker, and A. Y. C. Yu, IEEE Spectrum, 26, 43(1989).
- [5] R. T. Howe, and C. G. Sodini, Microelectronics: An Integrated Approach, Prentice Hall, (1997).
- [6] S. M. Sze, and K. K. Ng, Physics of Semiconductor Devices, 2nd Edition, John Wiley & Sons, (1981).
- [7] Y. Taur, and T. H. Ning, Fundamentals of Modern VLSI Devices, Cambridge University Press, (1981).
- [8] H. Iwai, Microelectronic Engineering, 86, 1520 (2009).
- [9] B. H. Lee, L. Kang, W-J. Qi, R. Nieh, Y. Jeon, K. Onishi, and J. C. Lee, IEDM Tech. Dig., 133 (1999).
- [10] H. S. Momose, M. Ono, T. Yoshitomi, T. Ohguro, S. Nakamura, M. Saito, and H. Iwai, IEDM Tech. Dig., 593 (1994).
- [11] K. Roy, S. Mukhopadhyay, and H. Mahmoodi-Meimand, Proceedings of the IEEE, 91, 305 (2003).
- [12] B. Doyle, B. Boyanov, S. Datta, M. Doczy, S. Hareland, B. Jin, J. Kavalieros, T. Linton, R. Rios, and R. Chau, Symp. on VLSI Tech., 133 (2003).
- [13] C. Auth, C. Allen, A. Blattner, D. Bergstrom, M. Brazier, B. Bost, M. Buehler,V. Chikarmane, T. Ghani, T. Glassman, R. Grover, W. Han, D. Hanken, M. Hattendorf,

P. Hentges, R. Heussner, J. Hicks, D. Ingery, P. Jain, S. Jaloviar, R. James, D. Jones,
J. Jopling, S. Joshi, C. Kenyon, H. Liu, R. McFadden, B. McIntyre, J. Neirynck, C. Parker,
L. Pipes, I. Post, S. Pradhan, M. Prince, S. Ramey, T. Reynolds, J. Roesler, J. Sandford,
J. Seiple, P. Smith, C. Thomas, D. Towner, T. Troeger, C. Weber, P. Yashar, K. Zawadzki,
and K. Mistry, Symp. on VLSI Tech., 131 (2012).

- [14] M. V. Fischetti, and S. E. Laux, J. Appl. Phys., 80, 2234 (1966).
- [15] S. Takagi, J. L. Hoyt, J. J. Welser, and J. F. Gibbons, J. Appl. Phys. 80, 1567 (1996).
- [16] J. J. Welser, J. L. Hoyt, S. Takagi, and J. F. Gibbons, IEDM Tech. Dig., 373 (1994).
- [17] M. V. Fischetti, Z. Ren, P. M. Solomon, M. Yang, and K. Rim, J. Appl. Phys., 94, 1079 (2003).
- [18] S. Ito, H. Namba, K. Yamaguchi, T. Hirata, K. Ando, S. Koyama, S. Kuroki, N. Ikezawa, T. Suzuki, T. Saitoh, and T. Horiuchi, IEDM Tech. Dig., 247 (2000).
- [19] F. Ootsuka, S. Wakahara, K. Ichinose, A. Honzawa, S. Wada, H. Sato, T. Ando, H. Ohta, K. Watanabe, and T. Onai, IEDM Tech. Dig., 575 (2000).
- [20] S. Thompson N. Anand, M. Armstrong, C. Auth, B. Arcot, M. Alavi, P. Bai, J. Bielefeld, R. Bigwood, J. Brandeburg, M. Buehler, S. Cea, V. Chikarmane, C. Choi, R. Frankovic, T. Ghani, G. Glass, W. Han, T. Hoffmann, M. Hussein, P. Jacob, A.Jain, C. Jan, S. Joshi, C. enyon, J. Klaus, S. lopcic, J. Luce, Z. Ma, B. McIntyre, K. Mistry, A. Murthy, P. Nguyen, H. Pearson, T. Sandford R. Schweinfurth, R. Shaheed, S. Sivakumar, M. Taylor, B. Tufts, C. Wallace, P. Wang, C. Wever, and M. Bohr, IEDM Tech. Dig., 61 (2002).
- [21] T. Ghani, M. Armstrong, C. Auth, M. Bost, P. Charvat, G. Glass, T. Hoffmann, K. Johnson,C. Kenyon, J. Klaus, B. McIntyre, K. Mistry, A. Murthy, A. Murthy, J. Sandford,M. Silverstein, S. Sivakumar, P. Smith, K. Zawadzki, S. Thompson, and M. Bohr, IEDM

Tech. Dig., 978 (2003).

- [22] K. W. Ang, K. J. Chui, V. Bliznetsov, A. Du, N. Balasubramanian, M. F. Li, G. Samudra, and Y-C. Yeo, IEDM Tech. Dig., 1069 (2004).
- [23] ITRS 2011 Edition (JEITA 訳).
- [24] 黒崎忠明, 放射線と産業, 63, 18 (1994).
- [25] 松田純夫, 放射線と産業, 66, 26 (1995).
- [26] E. G. Stassinopolos, G. J. Brucker, D. W. Nakamura, C. A. Stauffer, G. B. Gee, and J. L. Barth, IEEE Trans. Nucl. Sci. 43, 369 (1996).
- [27] S. Duzellier, Aerospace Sci. Tech., 9, 93 (2005).
- [28] 平尾敏雄,小野田忍,牧野高紘,佐藤真一郎,大島武,第1回半導体材料・デバイス フォーラム予稿集,9(2009).
- [29] T. R. Oldham, F. B. McLean, H. E. Boesch Jr, and J. M. McGarryty, Semicond. Sci. Technol., 4, 986 (1989).
- [30] H. E. Boesch, Jr., F. B. McLean, J. M. Benedetto, and J. M. McGarrity, IEEE Trans. Nucl. Sci., 33, 1191 (1986).
- [31] J. R. Srour, Proc IEEE, 76, 1443 (1988).
- [32] G. D. Watkins, Mat. Sci. Semicond. Processing, 3, 227 (2000).
- [33] Y-H. Lee, and J. W. Corbett, Phys. Rev. B, 13, 2653 (1976).
- [34] M-A. Trauwaert, J. Vanhellemont, H. E. Maes, A-M. V. Bavel, G. Langouche, and P. Clauws, Appl. Phys. Lett., 66, 3057 (1995).
- [35] P. J. McWhorter, and P. S. Winokur, Appl. Phys. Lett., 48, 133 (1986).
- [36] M. Yamaguchi, S. J. Taylor, S. Matsuda, O. Kawasaki, and K. Ando, Proc. of IEEE Photovoltaic Specialists Conference, 167 (1996).

- [37] B. K. Choi, D. M. Fleetwood, L. W. Massengill, R. D. Schrimpf, K. F. Galloway,
 M. R. Shaneyfelt, T. L. Meisenheimer, P. E. Dodd, J. R. Schwank, Y.-M. Lee, R. S. Johnson, and G. Lucovsky, Electron Lett., 38, 157 (2002).
- [38] F. B. Ergin, R. Turan, S. T. Shishiyanu, and E. Yilmaz, Nuclear Instruments and Methods in Physics Research Section B, 268, 1482 (2010).
- [39] J. A. Felix, J. R. Schwank, D. M. Fleetwood, M. R. Shaneyfelt, and E. P. Gusev, Microelectronics Reliability, 44, 563 (2004).
- [40] H. Garcia, S. Duenas, H. Castan, A. Gomez, L. Bailon, R. Barquero, K. Kukli, M. Ritala, and M. Leskela, J. Vac. Sci. Techol. B, 27, 416 (2009).
- [41] X. Wu, P. C. H. Chan, A. Orozco, A. Vazquez, A. Chaudhry, and J. P. Colinge, Solid State Electron., 50, 287 (2006).
- [42] J. P. Colinge, A. Orozco, J. Rudee, W. Xiong, C. R. Cleavelin, T. Schulz, K. Schrufer, G. Knoblinger, and P. Patruno, IEEE Trans. Nucl. Sci., 53, 3237 (2006).
- [43] F. E. Mamouni, E. X. Zhang, R. D. Schrimpf, D. M. Fleetwood, R. A. Reed, S. Cristoloveanu, and W. Xiong, IEEE Trans. Nucl. Sci., 56, 3250 (2009).
- [44] S. Put, E. Simoen, N. Collaert, C. Claeys, M. V. Uffelen, and P. Leroux, IEEE Trans. Nucl. Sci., 54, 2227 (2007).
- [45] C. Claeys, E. Simoen, S. Put, G. Giusi, and F. Crupi, Solid State Electron., 52, 1115 (2008).
- [46] T. K. Maiti, S. S. Mahato, P. Chakraborty, S. K. Sarkar, and C. K. Maiti, Phys. Semicond. Devices, 161 (2007).

第2章 Si_{0.8}Ge_{0.2} Source/Drain p-MOSFET に及ぼす電子線照射の影響

2.1 緒言

MOSFETのSiチャネルをひずませることで移動度を向上させるひずみSi技術 は、Si-LSIの動作速度の高速化に大きな影響を与えることから、Si-LSI開発に必 要不可欠な技術となった[1-5]。ひずみSi技術を適用したSi-LSIの応用範囲の中に は、容積、質量、消費電力に厳しい制限がある宇宙空間で稼働する人工衛星も 含まれる。人工衛星が稼働している静止衛星軌道は放射線の一種である電子線 が多量に存在する空間である[6]。しかし、ひずみへテロ接合を用い移動度を向 上させたMOSFETに対する電子線照射の影響を実験的に評価し報告している例 はなく、Maitiらがシミュレーションによる結果を報告しているのみである[7]。 これは、ひずみへテロ技術を適用したデバイスの宇宙空間応用における課題で ある。

そこで、本章ではひずみヘテロ接合を有するSi_{0.8}Ge_{0.2} S/D p-MOSFETが電子線にさらされた場合の、電気的特性の変化について論じる。特に、従来のp-MOSFETとSi_{0.8}Ge_{0.2} S/D p-MOSFETの電子線照射による電気的特性の変化を比較することにより、圧縮ひずみ導入による電気的特性の向上効果に、電子線照射が及ぼす影響を明らかにすることを目的とする。

21

2.2 実験方法

2.2.1 試料作製

本章の実験で用いた試料はベルギーの研究機関である imec にて作製した。 試料の作製フローを図 2.1 に示す。200 mm の p-type Si ウェーハ上にヒ素(As)、 リン(P)をドーピングし n-well を形成した後、素子分離のために Shallow trench isolation (STI)を形成する。p⁺ S/D extension と n-type halo を形成した後に S/D を 埋め込むための領域をエッチングする。Si_{0.8}Ge_{0.2} S/D はホウ素(B)をドーピング しながら 20 %の Ge 濃度で選択エピタキシャル成長法により形成する。その後、 B を 3 keV でドーピングすることにより Highly doped drain (HDD)を形成し、1035 °C のアニールで不純物の活性化を行った。ゲート酸化膜として 1.5 nm の SiON を形成した後、Poly-Si ソース電極および NiSi コンタクトを形成した。ソース・ ドレイン部を除き Si_{0.8}Ge_{0.2} S/D p-MOSFET と Si p-MOSFET は同一条件で作製さ れ、試料のゲート長は 0.3 μ m、ゲート幅は 10 μ m で一定とした。最終的な試料 の断面図を図 2.2 に示す。Si_{0.8}Ge_{0.2}の混晶の格子定数(a_{SiGe})は、Vegard's 則より Si の格子定数(a_{Si} : 0.543 nm)と Ge の格子定数(a_{Ge} : 0.565 nm) を用い、式(2.1)で 表される[8,9]。

$$\alpha_{SiGe} = \alpha_{Ge} \cdot x + a_{Si} \cdot (1 - x) \tag{2.1}$$

Ge濃度x = 0.2の試料における格子定数(α_{SiGe})は0.547 nmとなり、Siの格子定数との間に0.8%の格子ミスマッチがある。即ち、図2.3に示した通り、計算上では埋め込まれたSi_{0.8}Ge_{0.2}からSiチャネルへ電流駆動方向と平行に0.8%圧縮ひずみが印加されている。







図 2.2 試料の断面構造概略図



図 2.3 Si_{0.8}Ge_{0.2} S/D p-MOSFET のひずみ印加機構の概略図

2.2.2 評価方法

本章で実施した電子線照射には群馬県高崎市の独立行政法人日本原子力 開発機構(Japan Atomic Energy Agency: JAEA)の高崎量子応用研究所所有のコッ ククロフト・ワルトン型電子加速器を用いた。電子線照射方法の概略を図2.4に 示す。試料は試料台の上に真空吸着で固定し、倍電圧回路で加速した電子を MOSFETのチャネルに対してPoly-Si/SiONゲート側から垂直に照射した。電子線 の照射エネルギーは静止軌道上での人工衛星での運用を想定し、ヴァン・アレ ン帯の電子のエネルギー分布から2 MeVを選択した[7]。また、1秒間に単位面積 あたりに照射される電子のレートを4.68 x 10¹³ cm⁻²·s⁻¹で一定として、照射する時 間を変えることで単位面積あたりの積算照射量を変化させた。積算照射量は先 行研究の結果から[10]、同程度のサイズのMOSFETで特性劣化が確認されている 1 x 10¹⁶ cm⁻² 以上の量を段階的に照射し、5 x 10¹⁷ cm⁻²まで実施した。照射中は試 料にバイアスは印加せず、試料裏面側から水冷板を用いて冷却を行い、常温に 保つよう設定した。

電気的特性の評価は国立熊本高等専門学校所有のAgilent社製半導体パラメ ータアナライザ4156CとMJC社製ウェーハプローバー708fTを組み合わせた測定 装置を用いて実施した。ドレイン電圧(V_{DS}) = -25 mV、ゲート電圧(V_{GS}) = $-1.2 \sim$ 0.5 Vの条件でドレイン電流(I_{DS})を測定した。測定結果より得られた I_{DS} - V_{GS} 特性 はMOSFETの線形領域において(2.2)式であらわされる。

$$I_{DS} = \mu \cdot C_{ox} \cdot \frac{W}{L} \cdot \left[(V_{GS} - V_{TH}) \cdot V_{DS} - \frac{V_{DS}^2}{2} \right]$$
(2.2)

ここで、 μ は正孔移動度、 C_{ox} は単位面積当たりの酸化膜容量、Wはゲート幅、Lはゲート長、 V_{TH} は閾値電圧を示す。また、 I_{DS} - V_{GS} 特性の傾きより得られる相互

コンダクタンス(gm)は式(2.3)であらわされる。

$$g_m = \frac{\partial I_{DS}}{\partial V_{GS}} = \mu \cdot C_{ox} \cdot \frac{W}{L} \cdot V_{DS}$$
(2.3)

式(2.3)より、式(2.4)が導かれる。

$$\mu = \frac{g_m \cdot L}{W C_{ox} V_{DS}} \tag{2.4}$$

式(2.4)用い、測定より得られた I_{DS} - V_{GS} 特性の傾きおよびデバイスパラメータから正孔移動度を算出した。また、閾値電圧を I_{DS} - V_{GS} 特性から外挿した直線が I_{DS} =0Aと交わる点より求めた(図 2.5)。



図 2.4 電子線照射実験方法の概略図



図 2.5 p-MOSFET における直線外挿法による閾値電圧算出

2.3 電子線照射前後におけるSiチャネルへの圧縮ひずみ導入効果

2.3.1 Siチャネルへの圧縮ひずみ導入による電気的特性の向上(電子線照射前)

図2.6に電子線照射前のSi_{0.8}Ge_{0.2} S/D p-MOSFETおよびSi p-MOSFETの I_{DS}-V_{GS}特性の測定結果を示す。左の軸は負のドレイン電流値を実数軸で示し、 右の軸はドレイン電流の絶対値を対数軸で示す。実数軸のグラフより、Si_{0.8}Ge_{0.2} S/D p-MOSFETの試料において、ゲート電圧が -1.2 ~ -0.3 Vの領域でのドレイン 電流の傾きがSi p-MOSFETと比較して急峻である結果が得られた。一方で、対数 軸のグラフより得られたゲート電圧-0.3 V ~ 0.5 Vのサブスレッショルド領域で のドレイン電流に着目すると、同じゲート電圧においてSi_{0.8}Ge_{0.2} S/D p-MOSFET のドレイン電流は、Si-MOSFETより低い値を示した。これらの違いは、チャネ ルへ圧縮ひずみを導入に起因すると考えられる。以降、それぞれの領域に分け て圧縮ひずみ導入の効果について論じる。

まず、ゲート電圧が -1.2 ~ -0.3 Vの領域において、圧縮ひずみ導入により ドレイン電流の傾きが急峻になった点に着目する。相互コンダクタンスの最大 値は、Si_{0.8}Ge_{0.2} S/D p-MOSFETが1.49 µS、Si p-MOSFETが1.25 µSとなり、Si_{0.8}Ge_{0.2} S/D p-MOSFETのドレイン電流の傾きが急峻であった。式(2.3)に示された相互コ ンダクタンスを決定するパラメータのうち、ゲート幅、ゲート長及びドレイン 電圧は同一である。また単位面積当たりの酸化膜容量も酸化膜厚と酸化膜の比 誘電率、酸化膜断面積で決定される数値であり、本評価に使用したサンプルで は同一である。つまり、ドレイン電流の傾きは図2.7に示す最大正孔移動度によ り決定される。図2.7よりSi_{0.8}Ge_{0.2} S/D p-MOSFETの最大正孔移動度は、Si p-MOSFETと比較して、約20%程度高い値を示した。即ち、ゲート電圧が -1.2 ~ -0.3 Vの領域における、Si_{0.8}Ge_{0.2} S/D p-MOSFETのドレイン電流の急峻な傾きは、 圧縮ひずみによる正孔移動度向上効果を反映している。先行研究では、Wangら がTCADシミュレーションを用いて、ゲート長0.3 μmのSi_{0.75}Ge_{0.25} S/D p-MOSFET にゲート電圧-1 V、ドレイン電圧-0.1 Vを印加した場合の正孔移動度向上率が 20%~30%程度であることを報告している[11]。今回使用したSi_{0.8}Ge_{0.2} S/D p-MOSFETから得られた正孔移動度の向上率は、先行研究の報告とほぼ一致して いる。 つまり、評価に用いたSi_{0.8}Ge_{0.2} S/D p-MOSFETは、理論に即した圧縮ひ ずみ導入効果を有しており、電子線照射が圧縮ひずみ導入効果に及ぼす影響を 検証することに適している試料である。

次に、ゲート電圧-0.3 V ~ 0.5 V以下のサブスレッショルド領域において、 Si_{0.8}Ge_{0.2} S/D p-MOSFETがSi p-MOSFETと比較して低いドレイン電流を示した点 について着目する。サブスレッショルド領域におけるI_{DS}-V_{GS}特性の指標には、 対数軸のドレイン電流の示す傾きの逆数であるサブスレッショルド係数(S)が用 いられる。以下にその算出式を示す。

$$S = \frac{dV_{GS}}{d(\log I_{DS})} \tag{2.5}$$

式(2.5)よりSi_{0.8}Ge_{0.2} S/D p-MOSFET及びSi p-MOSFETのサブスレッショルド 係数を算出した結果、それぞれ81.7および81.2 mV/decadeであり、サブスレッシ ョルド領域におけるドレイン電流の傾きは同程度であった。一方、I_{DS}-V_{GS}特性 から算出した閾値電圧を図2.8に示す。Si_{0.8}Ge_{0.2} S/D p-MOSFETの閾値電圧はSi p-MOSFETと比較して40 mV程度マイナスシフトしている。Siチャネルに導入さ れた圧縮ひずみはバンド構造に変化をもたらし、10~100 mVの閾値電圧シフト を引き起こすことが報告されている[12-14]。即ち、サブスレッショルド領域に おいて、Si_{0.8}Ge_{0.2} S/D p-MOSFETのドレイン電流がSi p-MOSFETと比較して低い 原因は、閾値電圧のマイナスシフトにより、ドレイン電流が同じ傾きでマイナ スシフトしたことであり、正孔移動度同様に閾値電圧も圧縮ひずみ導入効果を 反映している。



図 2.6 電子線照射前の IDS-VGS 特性における圧縮ひずみ導入効果



図 2.7 圧縮ひずみ導入が最大正孔移動度に及ぼす効果(電子線照射前)


図 2.8 圧縮ひずみ導入が閾値電圧へ及ぼす効果(電子線照射前)

2.3.2 電子線照射が圧縮ひずみ導入効果へ及ぼす影響

前項にて Si_{0.8}Ge_{0.2} S/D p-MOSFET から、理論値に即した圧縮ひずみ導入効果 が得られた。そこで、本項では電子線照射が圧縮ひずみ導入効果へ及ぼす影響 について評価を行う。

電子線を照射した Si p-MOSFET および Si_{0.8}Ge_{0.2} S/D p-MOSFET の I_{DS}-V_{GS} 特 性を図 2.9(a)および(b)にそれぞれ示す。I_{DS}-V_{GS} 特性は、Si p-MOSFET および Si_{0.8}Ge_{0.2} S/D p-MOSFET ともに同様の劣化傾向が観察された。左軸のグラフより、 ゲート電圧 $-1.2 \sim -0.3$ V でのドレイン電流は、電子線の照射量の増加と共に減 少し、傾きが小さくなった。また、右軸のグラフより、サブスレッショルド領 域でのドレイン電流は照射量の増加と共にマイナス方向へシフトした。以降、 これらの劣化の原因について、それぞれ検討を行う。

まず、サブスレッショルド領域でのドレイン電流のマイナスシフトについて 論じる。前項で示した通り、サブスレッショルド領域のドレイン電流のシフト は閾値電圧との関係性が高い。閾値電圧の絶対値の差を考慮し、電子線照射に よる影響を定量的に比較するため、閾値電圧のシフト量(*dV_{TH}*)を式(2.6)で定義す る。

$$\Delta V_{TH} = V_{TH \,After} - V_{TH \,Before} \tag{2.6}$$

V_{TH Before}、V_{TH After}はそれぞれ電子線照射前、後の閾値電圧である。算出した閾値 電圧シフト量と電子線照射量との関係性を図 2.10 に示す。電子線照射量の増加 と共に閾値電圧がマイナスシフトする結果が得られ、サブスレッショルド領域 でのドレイン電流低下の要因は閾値電圧のマイナスシフトによることが明らか となった。

McWhorter と Winokur によると、放射線照射による MOSFET の閾値電圧の シフトはゲート酸化膜中の捕獲正孔による影響とゲート酸化膜-Si 基板界面の界 面準位による影響の相互作用である[15]。放射線照射によるゲート酸化膜中への 捕獲正孔とゲート酸化膜-Si 基板界面の界面準位の形成機構の概略図を図2.11 に 示す。ゲート酸化膜に放射線が照射されると、電離作用により自由電子・正孔 対が発生する[16, 17]。一部は再結合し消滅するか、拡散によりゲート電極もし くは Si 基板へ排出されるが、一部は酸化膜中のトラップに捕獲される[18, 19]。 自由電子トラップと正孔トラップの捕獲断面積の違いから[20, 21]、酸化膜中に は捕獲正孔が増加する[21]。また、酸化膜中に存在する水素や水酸基、不純物と 酸化膜との結合ネットワークが放射線照射により切断されると、自由な粒子と なり正孔もしくは電子のトラップとなる[22,23]。自由な粒子は拡散方程式に従 い酸化膜中を拡散し、酸化膜と Si 基板界面付近に到達すると基板との反応によ り、Siのバンドギャップ中に多数の界面準位を形成する[23]。p-MOSFETの場合、 Si チャネル近傍の正に帯電した捕獲正孔およびドナー型の界面準位に捕獲され た正孔により、正孔チャネルの形成が阻害され、閾値電圧がマイナスにシフト する[24, 25]。図 2.10 に示した今回の実験結果でも、閾値電圧はマイナスシフト しており、電子線照射による酸化膜中の捕獲正孔および界面準位の導入が示唆 される。

また、図 2.10 において Si p-MOSFET 及び Si_{0.8}Ge_{0.2} S/D p-MOSFET を比較す ると、2 x 10¹⁷ cm⁻² までの電子線照射量においては閾値電圧のシフト量に有意差 がなかった。この結果は Si チャネルへの圧縮ひずみ導入による閾値電圧のマイ ナスシフトが電子線照射後も保持されていることを示唆している。一方で、5 x 10^{17} cm⁻² の電子線を照射すると Si p-MOSFET の閾値電圧が Si_{0.8}Ge_{0.2} S/D p-MOSFET の閾値電圧より大きく減少した。これは電子線照射により導入され

36

た捕獲正孔および界面準位による閾値電圧のマイナスシフトの他に、Si_{0.8}Ge_{0.2} S/D p-MOSFET で電子線照射による閾値電圧のプラスシフトが生じたことを示 唆している。即ち、電子線照射により Si チャネルの圧縮ひずみが緩和し、閾値 電圧のマイナスシフトが消失(プラスシフト)したことを示している。

次に、図 2.9(a)、(b)のゲート電圧 -1.2 ~ -0.3 V でのドレイン電流の減少に ついて論ずる。得られた I_{DS}-V_{GS}特性より算出した最大正孔移動度の電子線照射 量による変化を図 2.12 に示す。最大正孔移動度も電子線照射量の増加に伴って 徐々に減少している。即ち、電子線照射によるドレイン電流の傾きの減少は、 正孔移動度の減少によることが明らかとなった。従来の Si p-MOSFET への放射 線照射による移動度の変化に関しては、界面準位にトラップされた正孔による クーロン散乱の影響を受け減少すると報告されている[7, 26, 27]。即ち、電子線 照射量増加による正孔移動度の減少は界面準位密度が増加したことによる。

2 x 10¹⁷ cm⁻²までの電子線照射においては、Si チャネルへの圧縮ひずみ導入 に関係なく、ほぼ同程度正孔移動度が減少した。即ち、電子線照射前に見られ たひずみヘテロ接合に起因する Si_{0.8}Ge_{0.2} S/D p-MOSFET の正孔移動度向上率は 保持されており、界面準位の増加による正孔移動度向上効果への影響が見られ ない。一方で、5 x 10¹⁷ cm⁻²の電子線を照射した後の Si_{0.8}Ge_{0.2} S/D p-MOSFET の 正孔移動度は Si p-MOSFET と比較し、急激に低下した。電子線照射前のひずみ ヘテロ接合による 20 %の正孔移動度向上率は、5 x 10¹⁷ cm⁻²の照射後には 4%ま で低下し、Si_{0.8}Ge_{0.2} S/D p-MOSFET の正孔移動度は Si p-MOSFET とほぼ同一と なることが明らかとなった。正孔移動度向上率はひずみヘテロ接合により加え られた Si チャネル内部の圧縮ひずみの大きさに依存することから[11]、この移 動度向上効果の消失は Si チャネル内部の圧縮ひずみの緩和を示唆する。これら の結果から、Si_{0.8}Ge_{0.2} S/D p-MOSFET の移動度向上効果は、高照射線量の電子線 にさらされることにより消失し、移動度は従来の Si p-MOSFET と同等まで低下 することが明らかとなった。これは、Si_{0.8}Ge_{0.2} S/D p-MOSFET を適用した Si-LSI の動作速度の低下を示唆する結果であり、宇宙空間へ応用を目指す上で大きな 問題である。



図 2.9 電子線照射後の(a)Si p-MOSFET および(b)Si_{0.8}Ge_{0.2} S/D p-MOSFET の I_{DS}-V_{GS} 特性



図 2.10 圧縮ひずみ導入が電子線照射量毎の閾値電圧シフトに及ぼす影響



図 2.11 電子線照射時による捕獲正孔と界面準位形成プロセスの概念図



図 2.12 圧縮ひずみ導入が電子線照射量毎の最大正孔移動度劣化に及ぼす影響

2.4 結言

本章では、ひずみヘテロ接合を有するSi_{0.8}Ge_{0.2} S/D p-MOSFETが静止衛星軌 道上で電子線にさらされた場合に、Siチャネルの圧縮ひずみによる電気的特性向 上効果が受ける影響を明らかにすることを目的として、Si_{0.8}Ge_{0.2} S/D p-MOSFET の電気的特性の電子線照射前後の変化について評価した。得られた結論を以下 に要約する。

- ① 電子線照射前後のI_{DS}-V_{GS}特性を測定し、そこから正孔移動度と閾値電圧を 算出し、従来構造のSip-MOSFET比較すると、Si_{0.8}Ge_{0.2} S/D p-MOSFETお よびSip-MOSFET共に電子線照射量の増加に伴い、閾値電圧がマイナスシ フトし、正孔移動度が減少する結果が得られた。これは、電子線照射によ って導入される酸化膜中の捕獲正孔と酸化膜-Si基板界面付近の界面準位 に起因する。
- ② 2 x 10¹⁷ cm⁻²までの電子線照射においては、閾値電圧のシフト量および正 孔移動度の減少量共にSi_{0.8}Ge_{0.2} S/D p-MOSFETとSi p-MOSFETでの違いは 見られなかった。即ち、2 x 10¹⁷ cm⁻²までの電子線照射においては、Siチャ ネルへの圧縮ひずみ導入効果である、正孔移動度の向上および閾値電圧の シフトは保持された。
- ③ 5 x 10¹⁷ cm⁻²の電子線照射の結果より、閾値電圧のシフト量および正孔移 動度の減少量は Si_{0.8}Ge_{0.2} S/D p-MOSFET と Si p-MOSFET で異なった。特 に正孔移動度の減少量から照射前に 20 %あった Si_{0.8}Ge_{0.2} S/D p-MOSFET の正孔移動度向上率が、5 x 10¹⁷ cm⁻² 照射後には 4 %にまで低下し、高照

射線量の電子線にさらされると移動度が極端に低下することを突きとめた。これらの結果は Si_{0.8}Ge_{0.2} S/D p-MOSFET の Si チャネルへ導入された 圧縮ひずみが、電子線照射により緩和したことを示唆する。

以上の結果から、Si_{0.8}Ge_{0.2} S/D p-MOSFET が Si-LSI の構成素子として人工衛 星に搭載され、高照射線量の電子線にさらされた場合には、Si チャネルへ導入 された圧縮ひずみによる移動度向上効果は消失することが明らかとなった。し かし、電気的特性評価のみでは定量的に電子線照射による Si チャネル内部の圧 縮ひずみの変化を評価することはできない。この課題を解決するため、次章以 降の評価を進めた。

2.5 引用文献

- T. Ghani, M. Armstrong, C. Auth, M. Bost, P. Charvat, G. Glass, T. Hoffmann, K. Johnson, C. Kenyon, J. Klaus, B. McIntyre, K. Mistry, A. Murthy, A. Murthy, J. Sandford, M. Silverstein, S. Sivakumar, P. Smith, K. Zawadzki, S. Thompson and M. Bohr, IEDM Tech. Dig., 978 (2003).
- [2] S. Thompson N. Anand, M. Armstrong, C. Auth, B. Arcot, M. Alavi, P. Bai, J. Bielefeld,
 R. Bigwood, J. Brandeburg, M. Buehler, S.Cea, V. Chikarmane, C. Choi, R. Frankovic,
 T. Ghani, G. Glass, W. Han, T. Hoffmann, M. Hussein, P. Jacob, A.Jain, C. Jan, S. Joshi,
 C. enyon, J. Klaus, S. lopcic, J. Luce, Z. Ma, B. McIntyre, K. Mistry, A. Murthy,
 P. Nguyen, H. Pearson, T. Sandford R. Schweinfurth, R. Shaheed, S. Sivakumar,
 M. Taylor, B. Tufts, C. Wallace, P. Wang, C. Wever and M. Bohr, IEDM Tech. Dig., 61 (2002).
- [3] K. W. Ang, K. J. Chui, V. Bliznetsov, A. Du, N. Balasubramanian, M. F. Li, G. Samudra and Y-C. Yeo, IEDM Tech. Dig., 1069 (2004).
- [4] Y. Tateshita, J. Wang, K. Nagano, T. Hirano, Y. Miyanami, T. Ikuta, T. Kataoka, Y. Kikuchi, S. Yamaguchi, T. Ando, K. Tai, R. Matsumoto, S. Fujita, C. Yamane, R. Yamamoto, S. Kanda, K. Kugimiya, T. Kimura, T. Ohchi, Y. Yamamoto, Y. Nagahama, Y. Hagimoto, H. Wakabayashi, Y. Tagawa, M. Tsukamoto, H. Iwamoto, M. Saito, S. Kadomura and N. Nagashima, IEDM Tech. Dig., 63 (2006).
- [5] S. Mayuzumi, S. Yamakawa, D. Kosemura, M. Takei, K. Nagata, H. Akamatsu, K. Amari,
 Y. Tateshita, H. Wakabayasi, M. Tsukamoto, T. Ohno, M. Saitoh, A. Ogura and
 N. Nagashima, Symp. on VSLI Tech., 14 (2009).
- [6] 黒崎忠明, 放射線と産業, 63, 18 (1994).
- [7] T. K. Maiti, S. S. Mahato, P. Chakraborty, S. K. Sarkar and C. K. Maiti, Phys. Semicond.

Devices, 161 (2007).

- [8] E. Kasper, A. Schuh, B. Hollander and H. kibbel, J. Cryst. Growth, 157, 68 (1995).
- [9] S. C. Jain and W. Hayes, Semicond. Sci. Technol., 6, 547 (1991).
- [10] H. Ohyama, K. Hayama, K. Takakura, T. Jono, E. Simoen and C. Claeys, Microelectronic Engineering, 66, 530 (2003).
- [11] C.C. Wang, W. Zhao, F.Y. Liu, M. Chen and Y. Cao: Proc. Computer-Aided Design -Digest of Technical Papers, 513 (2009).
- [12] J. S. Goo, Q. Xiang, Y. Takamura, F. Arasnia, E. N. Paton, P. Besser, J. Pan and M-R. Lin, IEEE Electron Dev. Lett., 24, 568 (2003).
- [13] J-S Lim, S. E. Thompson and J. G. Fossum, IEEE Electron Dev. Lett., 25, 731 (2004).
- [14] C. Claeys, E. Simoen, S. Put, G. Giusi and F. Crupi, Solid-State Electron., 52, 1115 (2008).
- [15] P. J. McWhorter and P. S. Winokur, Appl. Phys. Lett., 48, 133 (1986).
- [16] T. R. Oldham and F. B. McLean, IEEE Trans. Nucl. Sci. 50, 483 (2003).
- [17] G.A. Ausman and F. B. McLean, Appl. Phys. Lett., 26, 173 (1975).
- [18] R. C. Hughes, Phys. Rev. Lett., **30**, 1333 (1973).
- [19] R. C. Hughes, Phys. Rev. B, 15, 2012 (1977).
- [20] T. H. Ning, J. Appl. Phys., 47, 3203 (1976).
- [21] J. J. Tzou, J. Y. C. Sun and C. T. Sah, Appl. Phys. Lett., 43, 861 (1983).
- [22] A. G. Revesz, J. Electrochem. Soc., 126, 122 (1979).
- [23] W. L. Warren, M. R. Shaneyfelt, D. M. Fleetwood and P. S. Winokur, Appl. Phys. Lett., 67, 995 (1995).
- [24] P. M. Lenahan and P. V. Dressendorfer, J. Appl. Phys., 55, 3495 (1984).
- [25] E. H. Poindexter, G. J. Gerardi, M–E. Rueckei. P. J. Caplan, N. M. Johnson and D. K. Biegelsen, J. Appl. Phys., 56, 2844 (1984).

[26] J. R. Schwank, P. S. Winokur, P. J. McWhorter, F. W. Sexton, P. V. Dressendorfer and D. C. Turpin, IEEE Trans. Nucl. Sci., 31, 1434 (1984).

[27] D. Zupac, K. F. Galloway, R. D. Schrimpf and P. Augier, J. Appl. Phys., 73, 2910 (1993).

第3章 電子線照射がひずみに及ぼす影響のRaman分光法による解析

3.1 緒言

前章において、ひずみヘテロ接合により正孔移動度を向上させたSi_{0.8}Ge_{0.2} S/D p-MOSFETへ電子線を照射し、その最大正孔移動度の変化を従来構造のSi p-MOSFETと比較した結果、5 x 10¹⁷ cm⁻²の電子線照射によりSiチャネルへ導入さ れた圧縮ひずみによる移動度向上効果が消失することが明らかとなった。この 結果から、ひずみヘテロ接合により導入されたSiチャネル圧縮ひずみの電子線照 射による緩和が示唆され、閾値電圧の変化からも同様の示唆が得られた。しか し、電気的特性評価のみでは、定量的に電子線照射によるSiチャネル内部の圧縮 ひずみの変化を評価することはできない。

以上を背景として、本章では、結晶のひずみ率を評価できるRaman分光法を 用いて、電子線照射による結晶内部のひずみの変化を定量的に明らかとするこ とを目的とする。ただし、実際のSi_{0.8}Ge_{0.2} S/D p-MOSFETはひずみへテロ接合の 上部にゲートスタックやスペーサー等が形成されており、Siチャネル内部の局所 的なひずみ量を測定することが難しい。そこでSi_{0.8}Ge_{0.2} S/D p-MOSFETのひずみ ヘテロ接合構造と同様にひずみSi層を持つStrained-Si / Relaxed-Si_{0.7}Ge_{0.3} / Si基板 の試料を用いて実験を行うこととした。

3.2 電子線照射がStrained-Si / Relaxed-Si_{0.7}Ge_{0.3}層のひずみに及ぼす

影響

3.2.1 試料および評価方法

本節で用いたStrained-Si / Relaxed-Si_{0.7}Ge_{0.3} / Si基板の断面構造を図3.1に示す。 評価試料はSi基板上に0~30%まで傾斜的にGe濃度を変えた傾斜組成SiGe層が 1500 nm形成されており、その上にひずみを緩和させたSi_{0.7}Ge_{0.3}層が750 nm、最 上部にひずみSi層が20 nm形成されている。傾斜組成SiGe層によりSi基板とSiGe 層の格子ミスマッチは段階的に抑えられ、格子定数の違いによるミスフィット 転位が最上層のひずみSi層まで貫通転位として導入されることを防ぎ、ひずみSi 層内部のひずみ緩和を抑制する役割を果たす[1-3]。Si_{0.7}Ge_{0.3}層の格子定数は、 Vegard's 則にもとづく第2章の式(2.1)より0.549 nmとなる[4,5]。従って、計算上 ではひずみSi層にはSi_{0.7}Ge_{0.3}層により約1.2%圧縮ひずみが印加され、図3.2のと おりSi_{0.7}Ge_{0.3}層に対して垂直方向に圧縮、水平方向に引っ張られた形でひずんで いる。Ge濃度に違いはあるが、Si_{0.8}Ge_{0.2} S/D p-MOSFETのチャネル部を駆動電流 方向と水平に切り出した構造と同じである(図3.2)。

電子線照射は前章の実験と同様にJAEA高崎量子応用研究所所有のコックク ロフト・ワルトン型電子加速器を用い、ひずみSi層側からヘテロ接合面に対して 垂直に電子線を照射した。電子線の照射エネルギーと照射レートは前章の実験 同様に2 MeVと4.68 x 10¹³ cm⁻²・s⁻¹で一定とし、積算照射量を条件として1 x 10¹⁷ cm⁻²~1 x 10¹⁸ cm⁻²まで変化させた。また、照射中は温度上昇しないように試料 裏面側から水冷を行い常温に保つよう設定した。

Raman分光測定はHORIBA Jobin Yvon社製の顕微レーザーラマン分光装置 LabRAM HR-800を用いて行った。装置仕様上のスペクトル分解能は0.43 cm⁻¹、

50

カーブフィッティング後の波数分解能は0.02~0.04 cm⁻¹程度である。ひずみSi層 全域およびヘテロ界面付近のSi_{0.7}Ge_{0.3}層を測定するため、Si層に深さ300 nm程度 まで侵入する波長488 nmのArイオンレーザーをレーザーパワー0.5 mWで用い、 測定を行った(図3.3)。



図 3.1 Strained-Si / Relaxed-Si_{0.7}Ge_{0.3} / Si 基板断面図



図 3.2 ひずみ Si 層へ印加されたひずみの概略図及び Si_{0.8}Ge_{0.2} S/D p-MOSFET との構造比較



図 3.3 Raman 分光測定によるレーザー侵入深さ(測定領域)

3.2.2 Strained-Si層およびRelaxed-Si_{0.7}Ge_{0.3}層のひずみ状態(電子線照射前)

電子線照射前におけるStrained-Si / Relaxed-Si_{0.7}Ge_{0.3} / Si基板より得られた Ramanスペクトルを図3.4に示す。スペクトルを分析すると510 cm⁻¹、500 cm⁻¹、 409 cm⁻¹および290 cm⁻¹付近にピークが観察される。先行研究によると、これら のピークはそれぞれ、ひずみSi層内のSi-Si結合、Si_{0.7}Ge_{0.3}層内のSi-Si結合、Si-Ge 結合およびGe-Ge結合のTOフォノン由来のピークである[6-8]。また、430 cm⁻¹付 近にSi_{0.7}Ge_{0.3}層内のSi-Si結合の局所振動に由来するピークが観察される[8]。これ らのピークの内、比較的明瞭に観察される510 cm⁻¹付近のひずみSi層内のSi-Si結 合、および500 cm⁻¹と409 cm⁻¹付近のSi_{0.7}Ge_{0.3}層内のSi-Si結合、Si-Ge結合のピー ク位置は、圧縮ひずみが加わると高波数側へ、引っ張りひずみが加わると低波 数側へ、結晶に加わるひずみの大きさに伴いシフトすることが報告されている [7-10]。このことから、ひずみSi層のひずみ率(Σ_{Si})とひずみSi層のSi-Si結合に由 来するピーク位置(ω_c)との関係は、式(3.1)で定義される[7]。

$$\Sigma_{Si} = \frac{\omega_C - 520.2}{34} \tag{3.1}$$

同様に、Si_{1-x}Ge_x層のSi-Si結合のピーク位置(ω_{Si})、および Si-Ge結合のピーク位置 (ω_{SG})は、Si_{1-x}Ge_x層のGe濃度(x)とひずみ率(Σ_{SiGe})に依存して変化し、その関係は 式(3.2)、(3.3)で定義される [7, 9, 10]。

$$\omega_{Si} = 520.2 - 62x + 34\Sigma_{SiGe} \tag{3.2}$$

$$\omega_{SG} = 400.5 + 14.2x + 24\Sigma_{SiGe} \tag{3.3}$$

式(3.1)から(3.3)に、それぞれ Raman 測定の結果より得られた Si-Si 結合および

Si-Ge 結合のピーク位置を代入することにより、各層のひずみ率を算出することができる。

ひずみ率(Σ)は図3.5で示す通り、±100%で完全なひずみ状態、0%で完全な ひずみ緩和状態を示し、完全なひずみ状態とはひずみを加えるストレッサー層 の格子定数とひずまされた層の格子定数が一致している状態を示す。また、正 のひずみ率はヘテロ接合面と水平方向に圧縮ひずみが加わっていることを示し、 負のひずみ率は引っ張りひずみが加わっていることを示す。電子線照射前の Raman測定結果から算出したひずみSi層のひずみ率は-85%程度であり、電子線 照射前にはヘテロ接合面と水平方向に強い引っ張りひずみが加わっていること が明らかとなった。同様に、Si_{0.7}Ge_{0.3}層のGe濃度および、ひずみ率を算出すると、 Ge濃度は約32%、ひずみ率は10%程度で、弱い圧縮ひずみが水平方向に印加さ れていることが明らかとなった。



図 3.4 電子線照射前の Strained-Si / Relaxed-Si_{0.7}Ge_{0.3} / Si 基板の

ラマンスペクトル



図 3.5 ひずみ率と結晶のひずみ状態の概略図

3.2.3 電子線照射による圧縮ひずみの発生

本節では、電子線照射によるひずみへの影響を論ずる。電子線照射によるひ ずみSi層中のひずみ率の変化を定量的に評価するため、ひずみ率のシフト量(*ΔΣ*) を次の式(3.4)で定義する。

$$\Delta \Sigma = \Sigma after - \Sigma before \tag{3.4}$$

ここで、*S_{before}*, *S_{after}*はそれぞれ電子線照射前後のひずみ率を示す。ひずみ率のシ フト量が正の値を示した場合、観察した層に圧縮ひずみが発生したことを示唆 し、負の値を示した場合は引っ張りひずみの発生を示す。即ち、電子線照射前 に引っ張りひずみが加わっていたひずみ**S**i層の場合、正の値は引っ張りひずみの 緩和を示唆し、負の値は引っ張りひずみの強化を示唆する。

電子線照射量毎に算出したひずみSi層のひずみ率のシフト量(ΔΣ_{Si})を図3.6に 示す。2 x 10¹⁷ cm⁻²以下の電子線照射量では、ひずみSi層のΔΣ_{Si}の平均値には大き な変動が見られない。一方で、5 x 10¹⁷ cm⁻²以上の照射量においては、電子線照 射量が増加するに伴い、ΔΣ_{Si}の平均値は正方向に増加した。即ち、この結果は5 x 10¹⁷ cm⁻²以上の電子線照射量によって、ひずみSi層にヘテロ接合面と水平方向に 加わっていた引っ張りひずみが緩和したことを示している。Holtzらの報告によ れば[11]、ヘテロ接合面に対し水平方向のひずみ率と垂直方向のひずみ率は比例 関係がある。つまり、Raman測定の結果より得られた、ひずみSi層での水平方向 の引っ張りひずみの緩和は、同時に垂直方向の圧縮ひずみの緩和も示唆する。 このひずみSi層の垂直方向の圧縮ひずみは前節で使用したSi_{0.8}Ge_{0.2} S/D p-MOSFETにおいて正孔移動度の向上に寄与するひずみである。よって、前節の 電気的特性の結果から得られた、電子線照射によるひずみSiチャネル内部でのひ ずみ緩和を裏付ける結果が、Raman測定により得られた。

Si_{0.7}Ge_{0.3}層のひずみ率のシフト量(*ΔΣ_{siGe}*)もひずみ Si 層同様、2 x 10¹⁷ cm⁻²以下の電子線照射量では平均値に大きな変動は見られず、5 x 10¹⁷ cm⁻²以上の電子線を照射すると電子線照射量の増加と共に正方向へ増加した(図 3.7)。これはヘテロ接合面と水平方向への局所的な圧縮ひずみの発生を示唆している。以上の結果より、電子線照射によりひずみ Si 層及び Si_{0.7}Ge_{0.3}層両方に、電子線照射により正縮ひずみが発生することが明らかとなった。

Raman 測定の結果より得られた、電子線照射によるひずみ Si 層及び Si_{0.7}Ge_{0.3} 層での圧縮ひずみ発生のメカニズムを図 3.8(a)から(c)に示す。図 3.8(a)の電子線 照射前において、ひずみ Si 層は格子定数の大きい Si_{0.7}Ge_{0.3}層上にエピタキシャ ル成長することにより、ヘテロ接合面と水平に引っ張りひずみが印加されてい る。ひずみ Si 層及び Si_{0.7}Ge_{0.3}層に電子線が照射されると、はじき出し効果によ り Si もしくは Ge 原子が格子位置からはじき出され、各層内に格子間原子と原 子空孔のペアが生成される[12, 13]。これらの格子欠陥は、図 3.8(b)や(c)に示す 通り、単独の格子間原子や空孔、格子間原子空孔対(フレンケルペア)もしくは 2 つ以上の空孔が複合した V-V 欠陥などの形態として結晶中で安定化する[14-16]。 結晶中に導入された欠陥、特にひずみ Si 層内部およびひずみ Si 層と Si_{0.7}Ge_{0.3} 層との界面付近に導入された欠陥により、ひずみ Si 層及び Si_{0.7}Ge_{0.3}層双方の結 晶格子に乱れが生じ、導入された欠陥の周囲に局所的な圧縮ひずみが発生する。 照射量が低い場合には、電子線照射により生成される欠陥の密度が小さく、局 所的な圧縮ひずみの発生も小さいが、照射量が増加すると欠陥密度が増加し、 局所的な圧縮ひずみも強化される。

60



図 3.6 ひずみ Si 層におけるひずみ率シフト量の電子線照射量依存性



図 3.7 Si_{0.7}Ge_{0.3}層におけるひずみ率シフト量の電子線照射量依存性



図 3.8 電子線照射による局所的圧縮ひずみ発生メカニズム

3.3 電子線照射による SiGe 層の圧縮ひずみ発生に B 添加が及ぼす

影響

前節で使用した試料とは異なり、実際のSiGe S/D MOSFETに用いられている SiGe層には不純物としてホウ素(B)が添加されている。Bは原子質量がSiやGeと 比較して軽いことから、はじき出し効果が容易に起きると報告されており[17,18]、 Si中に含まれる炭素(C)との複合欠陥をつくるとも報告されている[19]。一方で、 Si (0.117 nm)やGe (0.122 nm)と比較してBの原子半径が小さい(0.081 nm)ことか らひずみを緩和するとの報告があり[20]、現在想定しているメカニズムに影響を 及ぼす可能性が高い。そこで本節ではBを含むSiGe層への電子線照射がひずみに 及ぼす影響について論じる。

3.3.1 試料および評価方法

Bを含んだSiGe層を有する試料として、B-doped Si_{0.75}Ge_{0.25}/Siヘテロ接合ダイ オードを用いた。選択エピタキシャル成長にて~10²⁰ cm⁻³の濃度のBを添加した Si_{0.75}Ge_{0.25} エピタキシャル層がn型のSi基板上に形成されている[21]。図3.9に使 用した試料の断面構造図を示す。ダイオードのサイズは30 x 30 μm²である。

電子線照射はJAEA高崎量子応用研究所所有のコッククロフト・ワルトン型 電子加速器を用い、B-doped Si_{0.75}Ge_{0.25}層側からヘテロ接合面に対して垂直に照 射した。電子線の照射エネルギーと照射レートは2 MeVと4.68 x 10¹³ cm⁻²・s⁻¹で一 定とし、積算照射量を条件として1 x 10¹⁷ cm⁻² ~ 1 x 10¹⁸ cm⁻²まで変化させた。ま た、照射中は無バイアス状態とし、温度上昇しないように試料裏面側から水冷 を行い常温に保つよう設定した(図3.9)。 Raman 分光測定は HORIBA Jobin Yvon 社製の顕微レーザーラマン分光装置 LabRAM HR-800 を用いた。装置仕様上のスペクトル分解能は 0.43 cm⁻¹、カーブ フィッティング後の波数分解能は 0.02 ~ 0.04 cm⁻¹程度である。B-doped Si_{0.75}Ge_{0.25} 層全域および Si 基板との界面を測定するため、Si_{0.75}Ge_{0.25} 層に深さ 200 nm 程度 まで侵入する波長 488 nmのArイオンレーザーをレーザーパワー1.0 mW で用い、 測定を行った(図 3.9)。



図 3.9 Si_{0.75}Ge_{0.25}/Si ヘテロ接合ダイオードへの断面図、電子線照射および Raman 測定概略図

3.3.2 B-doped Si_{0.75}Ge_{0.25}層での局所的圧縮ひずみの発生

図3.10に電子線照射前におけるB-doped Si_{0.75}Ge_{0.25}/Siヘテロ接合ダイオード のラマンスペクトルを示す。スペクトルを分析すると510 cm⁻¹、409 cm⁻¹、290 cm⁻¹ および520 cm⁻¹付近にピークが観察される。これらのピークはそれぞれ、 Si_{0.75}Ge_{0.25}層内のSi-Si結合、Si-Ge結合、Ge-Ge結合およびSi基板内のSi-Si結合の TOフォノン由来のピークである[6-8]。3.2.2で示したピーク位置とひずみ率の関 係を示す式(3.1)から(3.3)にSi-Si結合およびSi-Ge結合のピーク位置を代入し、 B-doped Si_{0.75}Ge_{0.25}層のひずみ率を計算した結果、全てのサンプルにおいてひず み率は60 % 程度で、B-doped Si_{0.75}Ge_{0.25}層はヘテロ接合面と水平方向に圧縮され ていることが明らかとなった。Si_{0.75}Ge_{0.25}層にBが添加されると、BはSiもしくは Geの格子位置に置換する。B (0.081 nm)はSi (0.117 nm)原子やGe (0.122 nm)原子と 比較して原子半径が小さいことから、Bが格子位置に入ると格子定数が減少する [20]。これによりSi_{0.75}Ge_{0.25}層とSi層の格子ミスマッチが減少し、ひずみは緩和さ れる。Chopraらは、B原子1個はGe原子6.9個分のひずみを補償する効果を持つと 報告している[20]。即ち、B-doped Si_{0.75}Ge_{0.25}層のひずみ率が60%程度である理由 は、B原子により局所的に圧縮ひずみが補償されているためである。

B-doped Si_{0.75}Ge_{0.25}層のひずみ率のシフト量と電子線照射量との関係性を図 3.11に示す。B-doped Si_{0.75}Ge_{0.25}層には電子線照射前に圧縮ひずみが加わってい たので、ひずみ率のシフト量が正の場合、圧縮ひずみが強化され、負の場合は 緩和されたことになる。1 x 10¹⁷ cm⁻²の照射後には、ひずみ率のシフトは見られ ないが、電子線照射量の増加に伴いひずみ率のシフト量が正方向へ増加し、前 節で得られたアンドープ Si_{0.7}Ge_{0.3}層の結果とほぼ一致した。一方で、B 原子は 原子質量が Si や Ge より軽いため、優先的に格子位置からはじき出され[17,18]、 電子線照射前に観察された B 原子による圧縮ひずみの補償効果は、電子線照射 により消失することが考えられる。この影響は圧縮ひずみの発生(ひずみ率の正 シフト)として観察されると想定したが、B 添加有無でひずみ率のシフト量に大 きな違いは観察されず、アンドープ Si_{0.7}Ge_{0.3} 層で得られた結果とほぼ同等のシ フトであった。これは、電子線照射によるひずみ緩和のメカニズムに B 添加有 無が大きな影響を及ぼさないことを示唆しており、実際の SiGe S/D p-MOSFET においても電子線照射によるひずみ緩和が生じることを裏付ける結果である。



図 3.10 電子線照射前の Si_{0.75}Ge_{0.25}/Si ヘテロ接合ダイオードのラマンスペクトル



図 3.11 B-doped Si_{0.75}Ge_{0.25}層におけるひずみ率シフト量の電子線照射量依存性
3.4 結言

本章では、結晶のひずみ量を評価できるRaman分光法を用いて、電子線照射 による結晶内部のひずみの変化を定量的に明らかとすることを目的とした。得 られた結果を以下に要約する。

- Strained-Si / Relaxed-Si_{0.7}Ge_{0.3} / Si基板での評価結果より、電子線照射後に ひずみSi層では印加されていた引っ張りひずみが緩和する結果が得られ、 Si_{0.7}Ge_{0.3}層では圧縮ひずみが発生することが明らかとなった。
- ② 電子線照射により形成される格子間原子、原子空孔、フレンケルペアもしくは原子空孔の複合体(V-V欠陥)の形成により結晶格子に乱れが生じることで局所的な圧縮ひずみが発生すると考えられる。
- ③ B-doped Si_{0.75}Ge_{0.25}/Si ヘテロ接合ダイオードでの評価結果より、B-doped Si_{0.75}Ge_{0.25}層でも電子線照射により圧縮ひずみが発生することを明らかとし、ひずみ率の変化も B 添加有無で大きな差異は見られなかった。即ち、実際の MOSFET でも電子線照射によるひずみ緩和が生じることを裏付ける結果が得られた。

以上の結果から、2章の電気的特性から得られた電子線照射によるひずみの 緩和が、高照射線量の環境下で起こることがRaman分光測定により裏付けられた。 これは、ひずみSi層及びストレッサー内部に電子線照射により形成される欠陥に 起因すると考えられる。即ち、欠陥生成を抑制することでひずみの緩和を抑制 でき、電子線照射後にも高移動度を維持できる可能性があり、次章にて論ずる。

3.5 引用文献

- [1] A. D. Capewell, T. J. Grasby, T. E. Whall and E. h. C. Parker, Appl. Phys. Lett., 81, 4775 (2002).
- [2] J. W. Matthews and A. E. Blakeslee, J Cryst. Growth, 27, 118 (1974).
- [3] 酒井 朗, 財満鎭明, 応用物理, 75, 426 (2006).
- [4] E. Kasper, A. Schuh, G. Bauer, B. Holländer, and H. Kibbel, J. Cryst. Growth, 157, 68 (1995).
- [5] S. C. Jain and W. Hayes, Semicond. Sci. Technol., 6, 547 (1991).
- [6] S. Chopra, M. C. Ozturk. V. Misra, K. McGuire and L. E. McNeil, Appl. Phys. Lett., 88, 202114 (2006).
- [7] J. S. Tsang, P. M. Mooney, F. Dacol and J. O. Chu, J. Appl. Phys., 75, 8098 (1994).
- [8] H. Chen, Y. K. Li, C.S. Peng, H. F. Liu, Q. Huang and J. M. Zhou, Phys. Rev. B, 65, 203303 (2002).
- [9] J. Olivares, P. Martin, A. Rodriguez, J. Sangrador, J. Jimenez and T. Rodriguez, Thin Solid Films, 358, 56 (2000).
- [10] M. Tanaka, I. Tsunoda, T. Sadoh, T. Enokida, M. Ninomiya, M. Nakamae and M. Miyao, Thin Solid Films, **508**, 247 (2006).
- [11] M. Holtz, W. M. Ducan, S. Zollner and R. Liu, J. Appl. Phys., 88, 2523 (2000).
- [12] J. R. Srour, Proc IEEE, 76, 1443 (1988).
- [13] M. S. Gussenhoven, E. G. Mullen and D. H. Brautigam, IEEE Trans. Nucl. Sci., 43, 353 (1996).
- [14] G. D. Watkins, Mat. Sci. Semicond. Processing., 3, 227 (2000).
- [15] A. L. Nylandsted, Material Science Forum., 258, 83 (1997).
- [16] H. Ohyama, J. Vanhellemont, Y. Takami, K. Hyama, H. Sunaga, J. Poortmans, M. Caymax

and P. Clauws, IEEE Trans. Nucl. Sci., 41, 2437 (1994).

- [17] H. Ohyama, J. Vanhellemont Y. Takami, K. Hayama, H. Sunaga, J. Poortmans, M. Caymax and P. Clauws, Mater. Sci. Tech., 11, 429 (1995).
- [18] H. Ohyama, T. Nagano, K. Takakura, M. Motoki, K. Matsuo, H. Nakamura, M. Sawada, Midorikawa, S. Kuboyama, M.B. Gonzalez, E. Simoen and C. Claeys, Mater. Sci. Semicond. Process., 11, 310 (2008).
- [19] E. V. Monakhov, L.A.Nylandsted and P. Kringhoj, J. Appl. Phys, 81, 1180 (1997).
- [20] S-W. Lee, C-A. Chueh and H-T. Chang, J. Electrochem. Soc., 156, 921 (2009).
- [21] M. B. Gonzalez, E. Simoen, N. Naka, Y. Okuno, G. Eneman, A. Hikavyy, P. Verheyen,
 R. Loo, C. Claeys, V. Machkaoutsan, P. Tomasini, S. G. Thomas, J. P. Lu and R. Wise,
 Mater. Sci. Semicond. Process., 11, 285 (2008).

第4章 耐放射線性ひずみSiデバイスの提案

4.1 緒言

前章までに、ひずみヘテロ接合により正孔移動度を向上させたSiagGeo?S/D p-MOSFETへ電子線を照射することにより、正孔移動度の向上効果が低下するこ とを明らかにした。また、その要因が電子線照射によるSingGen,S/D部及びひず みSiチャネル部への欠陥導入により発生する局所的圧縮ひずみであることも明 らかとした。即ち、Si_{0.8}Ge_{0.2}S/D部もしくはひずみSiチャネル部での電子線によ る格子欠陥生成を抑制できれば、Siチャネルへ印加されるひずみの緩和を抑制で きることが期待される。そこで、S/D部に含まれるGe原子に注目した。Ohyama らはSi1-xGex/Si ヘテロ接合のバイポーラ素子に対する放射線照射の評価より、 Si_{1-x}Ge_x層のGe濃度を増加させると特性劣化が起こりづらくなったと報告してい る[1-3]。これは、Ge濃度の増加により①Siと比較して原子質量が大きいGe原子 が増え、変位損傷自体が起こり難くなる、②Ge原子が空孔の再結合中心として 空孔の消滅を促す、③Ge原子によりBの格子間位置への移動が抑制されるなどの 効果が発揮されたためである[1-3]。また、KhirunenkoらもSi_{1-x}Ge_x層内のGe原子 が再結合中心としてGeが空孔の消滅を促すことで、放射線により形成される安 定した欠陥の割合が減少すると報告している[4]。即ち、Si_{1-x}Ge_x S/D部のGe濃度 を増加させればSi1-xGex S/D内部及びひずみSiチャネルとの界面付近での欠陥生 成を抑制することができ、局所的圧縮ひずみ発生を抑制し、Siチャネルでのひず みの緩和を抑制できる可能性が期待される。

以上を背景として、本章では、高Ge濃度のSi_{1-x}Ge_xS/D を用いることによる 電子線照射後の正孔移動度向上効果消失の抑制について評価を行った。

4.2 高Ge濃度Si_{1-x}Ge_x S/D p-MOSFETの耐放射線性評価

4.2.1 試料と評価方法

Si_{1-x}Ge_x S/D p-MOSFETで実用化されているGe濃度(x)は、界面欠陥抑制などの観点からx = 0.3 ~ 0.35程度が最大である[5]。そこで、x = 0.3および0.35の試料に対して電子線照射実験を実施することとした。試料の構造は図4.1で示す通り、第2章で用いたx = 0.2の試料と同一である。1.5 nmのSiONの上にpoly-Siゲート構造が形成されている。試料のゲート長は0.3 μ m、ゲート幅は10 μ mで一定とした。

2章で得られた結果と比較するため、電子線照射条件および電気的特性の測 定方法については、2章で実施した条件と同様とした。本章においては特に、電 子線照射による正孔移動度劣化に対する高Ge濃度化の効果に着目し、算出した 正孔移動度について結果を論ずる。



図 4.1 Si1-xGex S/D p-MOSFET 断面構造図

4.2.2 電子線照射前後の移動度に与える高Ge濃度化の効果

図4.2に測定した電子線照射前の最大正孔移動度Ge濃度の関係性を示す。Ge 濃度の増加はSi_{1-x}Ge_x S/D部の格子定数の増加につながり[6-9]、Siチャネルとの格 子ミスマッチが増加する。結果として、Siチャネルへ印加される圧縮ひずみが強 化され、ひずみによる正孔移動度の向上効果もさらに高まる[10]。電子線照射前 においてx = 0 のSi p-MOSFETと比較して、x = 0.3の試料で40%程度、x = 0.35の 試料では60%程度に正孔移動度が向上しており、x = 0.2の試料よりも高い正孔移 動度向上効果が示された。このことから、高Ge濃度化したSi_{1-x}Ge_x S/D部が適切 に形成できている試料であることを確認した。

電子線照射後の最大正孔移動度の変化を図4.3に示す。全てのGe濃度の試料 で、電子線照射量の増加に伴い正孔移動度は減少した。この現象には、第2章で 述べた界面準位による正孔移動度の減少と、ひずみ緩和による正孔移動度の減 少の二つの要因が含まれている[11, 12]。これらの要因を切り分け、高Ge濃度 Si_{1-x}Ge_x S/D による、Siチャネルのひずみ緩和抑制効果を電気的特性の観点から 評価するため、Si p-MOSFETに対する移動度向上効果を定量的に評価できる正孔 移動度向上率(F_μ)定義した。

$$F_{\mu} = \frac{\mu_{SiGe}}{\mu_{Si}} \tag{4.1}$$

ここで、 μ_{siGe} と μ_{si} はそれぞれSi_{1-x}Ge_x S/D p-MOSFETとSi p-MOSFETの最大正孔移 動度である。正孔移動度向上率が1に近づくほど、電子線照射によるひずみ緩和 により正孔移動度の向上効果が損なわれたことを意味する。算出した結果を図 4.4に示す。x = 0.2の試料の向上率は5 x 10¹⁷ cm⁻²照射後にほぼ1となるが、その他 の試料は1よりも高い数値を保持できている。特にx = 0.35の試料においては電子 線照射前の数値から大きな変動が無く、Si p-MOSFETに対して常に1.6倍の正孔 移動度を保持できる結果を得た。



図 4.2 電子線照射前における最大正孔移動度の Ge 濃度依存性



図 4.3 各Ge 濃度試料における最大正孔移動度の電子線照射量依存性



図 4.4 各Ge 濃度試料における正孔移動度向上率の電子線照射量依存性

4.3 Si_{1-x}Ge_x S/D p-MOSFETの耐放射線性向上要因の切り分け

前節の結果より、Si_{1-x}Ge_x S/D部のGe濃度を増加することにより、高い正孔 移動度を電子線照射後も保持できることを明らかにした。しかし、S/D部のGe 濃度の増加は、同時にチャネル内部のひずみを強化する効果を持つ[6-9]。つま り、高Ge濃度化の効果として、S/D内部及びひずみSiチャネルとの界面での欠陥 生成抑制を期待していたが、チャネル内部のひずみが強化されたことにより、 ひずみSiチャネル内部の欠陥生成が抑制された可能性もある。そこで、本節では 異なる方法でチャネル内部のひずみを強化したp-MOSFETを用いて、チャネル内 部のひずみの大きさによる影響を評価する。Si_{1-x}Ge_x S/D部のGe濃度を変えずに Siチャネルのひずみを強化する手段として、ゲート長を縮小することが有効であ る。本実験で用いた構造では、チャネルへ印加される圧縮ひずみの大きさはS/D 部に埋め込むSi_{1-x}Ge_xのレイアウトや形状の違いに強く依存する[13-15]。特に、 Si_{1-x}Ge_x S/D部とSiチャネル界面に最も大きいひずみがかかり、ストレッサーであ るSi_{1-x}Ge_x S/D部から離れるほどひずみが小さくなることから(図4.5)、ゲート長 への依存性が高く、ゲート長が短いほどSiチャネル全体のひずみが強化される [10]。即ち、S/D部のGe濃度が同一であっても、Siチャネルに印加するひずみを 強化することが可能である。そこで、同一Ge濃度におけるゲート長変調効果を 評価するため、これまで用いていたゲート長0.3 μmのp-MOSFETの他にゲート長 の異なるp-MOSFETを作製し、前節で実施した条件にて電子線を照射し電気的特 性を評価した。

図4.6にゲート長を変調したp-MOSFETの電子線照射前の正孔移動度とゲート長との関係性を示す。ゲート長が縮小された試料ほど、正孔移動度は向上した。これは前述したひずみのゲート長依存性に即した結果であり、評価に用いた試料は短チャネルで高Ge濃度であるほど、チャネル内部の圧縮ひずみが強化

されていることが明らかとなった。

次に、電子線照射による各p-MOSFETの正孔移動度向上率の変化について評価した。図4.7に、ゲート長0.3 µmおよび0.21 µmのp-MOSFETにおける、正孔移動向上率の電子線照射量依存性を示す。電子線照射量に対する変化の傾向はゲート長を縮小しても変わらない。x = 0.2のp-MOSFETではゲート長に関係なく、 $5x10^{17}$ cm⁻²の電子線照射後には向上率が1に近づいていくが、x = 0.35のp-MOSFETにおいてはどちらのゲート長でも正孔移動度向上率を保持した。

S/D部のGe濃度とひずみSiチャネル内部のひずみの大きさの各々が、電子線 照射による特性劣化へ及ぼす影響を比較するため、ダメージファクター(D_F)を以 下の様に定義した。

$$D_F = \frac{F_{\mu \, after}}{F_{\mu \, before}} \tag{4.2}$$

ここで、*F*^µ beofre と*F*^µ after</sub>はそれぞれ電子線照射前後の正孔移動度向上率を示す。 D_Fは1に近いほど損傷が少なく、耐性が高いことを示す。x=0.2のp-MOSFETにて ひずみ緩和を示唆する結果が得られた電子線照射量である5x10¹⁷ cm⁻²照射後の ダメージファクターとゲート長、Ge濃度と関係性を図4.8に示す。まず、ゲート 長依存性に着目すると、ゲート長縮小に伴いダメージファクターは低下した。 つまり、ゲート長を縮小しSiチャネル内部のひずみを強化しても、正孔移動度向 上率に電子線照射が及ぼす影響を抑制できず、より大きな劣化を生じることが 明らかとなった。特に、赤枠で囲った短チャネルかつ低Ge濃度のp-MOSFETほ ど大きな正孔移動度向上率の劣化を生じている。一方で、Ge濃度依存性に着目 すると、Ge濃度が高くなるにつれて短チャネルのp-MOSFETでもダメージファ クターが1に近づき、電子線照射に対する耐性が向上する結果が得られた。また、 青枠で囲ったx = 0.35のp-MOSFETが最も耐性が高いことが明らかとなった。即 ち、前節で述べた高Ge濃度S/Dでの電子線耐性の向上は、ひずみSiチャネル内部 の圧縮ひずみが強化されたことではなく、S/D部のGe原子により欠陥生成が抑制 されたことによる効果である。



図 4.5 SiGe S/D MOSFET のチャネルひずみのゲート長依存性[10]



図 4.6 電子線照射前における各Ge濃度試料の最大正孔移動度のゲート長依存性



図 4.7 ゲート長 0.21 µm および 0.3 µm の各Ge 濃度試料における正孔移動度 向上率の電子線照射量依存性



図 4.8 5x10¹⁷ cm⁻²の電子線を照射した各試料のダメージファクターの

ゲート長依存性

4.4 結言

本章では、電子線に対する耐性向上を目的に、高Ge濃度のSi_{1-x}Ge_xS/Dを用いることによる効果について評価を行った。得られた結論を以下に要約する。

- Si_{1-x}Ge_x ソース・ドレイン部のGe濃度を増加し、x = 0.35とすることで電 子線照射が引き起こすひずみ緩和に起因する正孔移動度向上効果の消失 は抑制され、照射前の優位性を保持できるようになることが明らかとなっ た。
- ② ゲート長依存性の評価結果より、チャネル内部のひずみを強化しても正孔 移動度向上率の保持には影響を与えないことが明らかとなった。つまり、 正孔移動度向上率の電子線に対する耐性を上げるキーパラメータは Ge 濃 度である。

以上の結果より、ひずみへテロ接合を有するMOSFETが静止軌道上の過酷な 放射線環境下においても高い正孔移動度を保持したまま動作出来ることを示 した。また、高移動度デバイスとして人工衛星搭載用途で利用できることが明 らかにするとともに、高移動度保持のために重要なデバイスパラメータを突き とめた。このことは今後のデバイス開発において重要な知見である。

4.5 引用文献

- [1] 平尾敏雄,小野田忍,牧野高紘,佐藤真一郎,大島武,第1回半導体材料・デバイス フォーラム予稿集,9(2009).
- H. Ohyama, J. Vanhellemont, Y. Takami, K. Hyama, H. Sunaga, J. Poortmans, M. Caymax and P. Clauws, IEEE Trans. Nucl. Sci., 41, 2437 (1994).
- [3] H. Ohyama, J. Vanhellemont Y. Takami, K. Hayama, H. Sunaga, J. Poortmans, M. Caymax and P. Clauws, Mater. Sci. Tech., 11, 429 (1995).
- [4] L.I. Khirunenko, V. I. Shakhovtsov, V. C. K. Shinkarenko L. I. Spinar and I. I. Yaskovets, Sov. Phys. Semicond., 21, 345 (1987).
- [5] C.Auth, A. Cappellani, J. –S. Chun, A. Dalis, A. Davis, T. Ghani, G. Glass, T. Glassman, M. Harper, M. Hattendorf, P. Hentges, S. Jaloviar, S. Joshi, J. Klaus, K. Kuhn, D. Lavric, M. Lu, H. Mariappan, K. Mistry, B. Norris, N. Rahhal-orabi, P. Ranade, J. Sandford, L. Shifren, V.Souw, K. Tone, F. Tambwe, A. Thompson, D. Towner, T. Troeger, P. Vandervoorn, C. Wallace, J. Wiedemer, and C. Wiegand, Symposium on VLSI Technology, 128 (2008).
- [6] E. Kasper, A. Schuh, B. Hollander and H. kibbel, J. Cryst. Growth, 157, 68 (1995).
- [7] S. C. Jain and W. Hayes, Semicond. Sci. Technol., 6, 547 (1991).
- [8] S. Thompson, N. Anand, M. Armstrong, C. Auth, B. Arcot, M. Alavi, P. Bai, J. Bielefeld,
 R. Bigwood, J. Brandeburg, M. Buehler, S.Cea, V. Chikarmane, C. Choi, R. Frankovic,
 T. Ghani, G. Glass, W. Han, T. Hoffmann, M. Hussein, P. Jacob, A.Jain, C. Jan, S. Joshi,
 C. Enyon, J. Klaus, S. Lopcic, J. Luce, Z. Ma, B. McIntyre, K. Mistry, A. Murthy,
 P. Nguyen, H. Pearson, T. Sandford R. Schweinfurth, R. Shaheed, S. Sivakumar,
 M. Taylor, B. Tufts, C. Wallace, P. Wang, C. Wever and M. Bohr, IEDM Tech. Dig., 61 (2002).

- [9] M. B. Gonzalez, E. Simoen, N. Naka, Y. Okuno, G. Eneman, A. Hikavyy, P. Verheyen, R. Loo, C. Claeys, V. Machkaoutsan, P. Tomasini, S. G. Thomas, J. P. Lu and R. Wise, Mater. Sci. Semicond. Process., 11, 285 (2008).
- [10] C.C. Wang, W. Zhao, F.Y. Liu, M. Chen and Y. Cao: Proc. Computer-Aided Design -Digest of Technical Papers, 513 (2009).
- [11] J. R. Schwank, P. S. Winokur, P. J. McWhorter, F. W. Sexton, P. V. Dressendorfer and D. C. Turpin, IEEE Trans. Nucl. Sci., 31, 1434 (1984).
- [12] D. Zupac, K. F. Galloway, R. D. Schrimpf and P. Augier, J. Appl. Phys., 73, 2910 (1993).
- [13] P. R. Chidambaram, B. A. Smith, L. H. Hall, H. Bu, S. Chkravarthi, Y. Kim, A. V. Samoilov, A. T. Kim, P. J. Jones, R.B. Irwin, M. J. Kim, A. L. P. Rotondaro, C. F. Machala and D.T. Grider, Symposium on VLSI Technology, 48 (2004).
- [14] T. Ueno, H. S. Rhee, S. H. Lee, H. Lee, D.S. Shin, Y-S. Jin, S. Maeda and N-I. Lee, Symposium on VLSI Technology, 24 (2005).
- [15] H. Ohta, Y. Kim, Y. Shimamune, T. Sakuma, A. Hatada, A. Katakami, T. Soeda, K. Kawamura, H. Kokura, H. Morioka, T. Watanabe, J. O. Y. Hayami, J. Ogura, M. Tajima, T. Mori, N. Tamura, M. Kojima and K. Hashimoto, IEDM Tech. Dig., 247 (2005).

第5章 結論

本論文において著者は、放射線耐性を有するひずみSi MOSFETの開発を最終 目標として、電子線照射がSi_{1-x}Ge_x p-MOSFETの電気的特性に及ぼす影響と、そ の要因について探索究明した。以下に本論文で得られた結果をまとめる。

第2章ではひずみへテロ接合により正孔移動度を向上させたSi_{0.8}Ge_{0.2} S/D p-MOSFETの電気的特性へ電子線照射が及ぼす影響について評価した。電子線照 射前後のI_{DS}-V_{GS}特性を測定し、そこから正孔移動度と閾値電圧を算出し、従来 構造のSi p-MOSFETと比較した。2 x 10¹⁷ cm⁻²までの電子線照射においては、閾 値電圧のシフト量および正孔移動度の減少量共にSi_{0.8}Ge_{0.2} S/D p-MOSFETとSi p-MOSFETでの有意差は見られなかった。一方で、5 x 10¹⁷ cm⁻²の電子線照射の 結果では、閾値電圧のシフト量および正孔移動度の減少量にSi_{0.8}Ge_{0.2} S/D p-MOSFETとSi p-MOSFETでの違いが見られた。特に正孔移動度の減少量から照 射前に20%あったSi_{0.8}Ge_{0.2} S/D p-MOSFETの正孔移動度向上率が、5 x 10¹⁷ cm⁻² 照射後には4%にまで低下し、ひずみによる正孔移動度向上効果が消失すること を明らかにした。この結果は、電子線照射によるひずみ緩和を示唆するととも に、Si_{0.8}Ge_{0.2} S/D p-MOSFETは高照射量の電子線にさらされると、高速動作がで きなくなることを明らかにした。

第3章では第2章の結果を受け、電子線照射よるひずみの変化について、結晶 のひずみ率を評価できるRaman分光法を用いた評価を実施した。測定結果から、 電子線照射によりひずみSi層及びストレッサーであるSiGe層に局所的な圧縮ひ ずみが発生し、電子線照射前にひずみSi層に印加されていた引っ張りひずみが緩 和することを明らかにした。局所的な圧縮ひずみの発生は、電子線により導入 される格子欠陥に起因する。また、MOSFETに使用されるBを添加したSiGe層に おいても同様に局所的な圧縮ひずみが発生する結果が得られ、電子線照射によ るひずみ緩和を裏付ける結果が得られた。

93

第4章では電子線に対する耐性向上を目的に、Si_{1-x}Ge_x S/Dの高Ge濃度化の検 討を行った。Si_{1-x}Ge_x S/D部のGe濃度を増加し、x = 0.35とすることで電子線照射 が引き起こすひずみ緩和に起因する正孔移動度向上効果の低下は抑制されるこ とを明らかとした。一方で、ゲート長依存性の評価より、チャネル長を縮小し てチャネル内部のひずみを強化しても、正孔移動度向上率の電子線に対する耐 性向上につながらないこと示す結果を得た。本評価により、正孔移動度向上率 を電子線照射後も保持し、ひずみSi MOSFETの電子線照射に対する耐性を上げ るキーパラメータがS/D部のGe濃度であることを明らかにした。

以上、本研究においては、ひずみへテロ接合を有するMOSFETの高放射線環 境下への適用範囲拡大を目的とし、放射線環境下での振舞いを解明するととも にデバイスとしての優位性を活かす手法について検討した。その結果、放射線 環境下でもデバイスの優位性を保持する手法を突きとめた。これは、ひずみSi 技術を適用した宇宙用途の高移動度デバイスの開発につながる成果である。今 後は、ひずみSi技術単独の適用はもとより、他の等価的スケーリング技術との融 合を図り、宇宙用途デバイスの更なる高性能化が図られることが期待される。

94

謝辞

本研究を遂行するにあたり、宮崎大学 電子物理工学科 吉野賢二准教授には 丁寧なるご指導・ご鞭撻を賜りました。深く感謝を申し上げます。また本稿を まとめるにあたり、有益なご教示をいただきました宮崎大学電気システム工学 科 淡野公一教授、環境ロボティクス学科 穂高一条教授、電子物理工学科 西岡 賢祐准教授および森浩二准教授に謹んで感謝の意を表します。

また、本研究活動を開始するきっかけをいただくと共に、多大なるご支援、 ご教授をいただきました、故 大山英典 元熊本高等専門学校教授には謹んで感 謝の意を表します。熊本高等専門学校 情報通信エレクトロニクス工学科 高倉 健一郎准教授および角田功准教授には多方面でのご指導、ご助言を頂きました。 深く感謝致します。熊本高等専門学校 技術・教育支援センター 米岡将士技師 には放射線の照射実験を担当いただきました。厚く御礼申し上げます。ベルギ ーimec の Cor Claeys 教授、Eddy Simoen 博士及びスペイン CNM -CSIC の Mireia Bargallo Gonzalez 博士にはサンプルの提供を頂くとともに、有益なご教示をいた だきました。厚く御礼申し上げます。日本原子力研究開発機構 高崎量子応用研 究所 野上大地氏、花屋博秋氏には電子線照射実験においてご助力を賜りまし た。謹んで感謝の意を表します。株式会社 堀場製作所 中庸行博士、沼田朋子 氏には Raman 分光測定に関してご協力を頂き、有益なご教示をいただきました。 厚く御礼申し上げます。九州大学大学院システム情報科学研究院 宮尾正信特 任教授、佐道泰造准教授には分析装置をお借りし、有益な分析をさせていただ くとともに、研究に関する多くのご教示も賜りました。厚く御礼申し上げます。 筑波大学大学院数理物質科学研究科 末益崇教授には研究に際しサンプルのご 提供をいただきました。厚く御礼申し上げます。

また、本研究の遂行に当たり実験等に多大な協力をいただきました出本竜也 氏をはじめとする熊本高等専門学校 高倉・角田研究室の皆様、公私共々多大な ご支援をいただきました宮崎大学 吉野研究室の皆様に厚く御礼申し上げます。

最後に私の研究活動に理解を示し、数々のサポートを頂きました中央電子工 業株式会社の皆様および家族に深く感謝いたします。

付録

研究業績リスト

発表論文 第一著者

 Radiation damage of Si_{1-x}Ge_x S/D p-type metal oxide semiconductor field effect transistor with different Ge concentration, Thin Solid Films, Vol. 520 (2012) 3337-3340

T. Nakashima, T. Idemoto, I. Tsunoda, K. Takakura, M. Yoneoka, H. Ohyama, K. Yoshino, M. B. Gonzalez, E. Simoen, and C. Claeys

- Gate-Length dependent radiation damage in 2-MeV electron-irradiated Si_{1-x}Ge_x S/D p-MOSFETs, Materials Science Forum, Vol. 725 (2012) 235-238 Toshiyuki Nakashima, Tatsuya Idemoto, Isao Tsunoda, Kenichiro Takakura, Masashi Yoneoka, Hidenori Ohyama, Kenji Yoshino, Eddy Simoen, and Cor Claeys
- Ge content dependence of radiation damage in Si_{1-x}Ge_x source/drain p-type metal oxide semiconductor field effect transistor, Physica Status Solidi (c), Vol. 10 (2013) 1148–1151 Toshiyuki Nakashima, Masashi Yoneoka, Isao Tsunoda, Kenichiro Takakura,

Mireia Bargallo Gonzalez, Eddy Simoen, Cor Claeys, and Kenji Yoshino

4. Increased Radiation Hardness of Short-Channel Electron-Irradiated Si_{1-x}Ge_x Source/Drain p-type Metal Oxide Semiconductor Field-Effect Transistors at Higher Ge content, Japanese Journal of Applied Physics, Vol. 52 (2013) 094201 Toshiyuki Nakashima, Masashi Yoneoka, Isao Tsunoda, Kenichiro Takakura, Mireia Bargallo Gonzalez, Eddy Simoen, Cor Claeys, and Kenji Yoshino

共著発表論文

 Local compressive stress generation in electron irradiated boron-doped Si_{0.75}Ge_{0.25}/Si devices, Physica Status Solidi (c), Vol. 9 (2012) 2058-2061
 Isao Tsunoda, <u>Toshiyuki Nakashima</u>, Nobuyuki Naka, Tatsuya Idemoto, Masashi Yoneoka, Kenichiro Takakura, Kenji Yoshino, Mireia Bargallo Gonzalez, Eddy Simoen, Cor Claeys, and Hidenori Ohyama Damages of Ge devices by 2-MeV electrons and their recovery, Microelectronic Engineering, Vol. 88 (2011) 480–483
 H. Ohyama, K. Sakamoto, H. Sukizaki, K. Takakura, M. Tsukamoto, K. Matsuo, I. Tsunoda, I. Kato, <u>T. Nakashima</u>, E. Simoen, B. De Jaeger, C. Claeys

学会発表:口頭発表

- Radiation damages of SiGe devices by electron irradiation and their thermally recovery behavior 半導体デバイスフォーラム 熊本テルサ 熊本, 2010 年 12 月 12 日 中島敏之, 出本竜也, 米岡将士, 高倉健一郎, 角田功, 大山英典, 吉野賢二, Mireia Gonzalez, Eddy Simoen, Cor Claeys
- 2. SiGe-S/D p-MOSFET の電子線照射による劣化と熱処理による回復特性
 第 58 回 春季 応用物理学会 神奈川工科大学 神奈川, 2011 年 3 月 24 日
 中島 敏之, 出本竜也, 角田功, 高倉健一郎, 米岡将士, 大山英典, M. Gonzalez,
 E. Simoen, C. Claeys, 吉野賢二
- The electron-irradiation degradation and thermal-annealing recovery in Ge diode and MOSFET 第 30 回電子材料シンポジウム ラフォーレ琵琶湖 滋賀, 2011 年 6 月 30 日 T. Nakashima, M. Tsukamoto, I. Tsunoda, K. Takakura, M. Yoneoka, H. Ohyama, K. Yoshino, E. Simoen, B. De Jaeger, and C. Claeys
- 4. Stress evaluation by Raman Spectroscopy in 2MeV electron irradiated SiGe/Si diodes 第 31 回電子材料シンポジウム ラフォーレ修善寺 静岡, 2012 年 7 月 12 日 T.Nakashima, I. Tsunoda, K. Takakura, M. Yoneoka, H. Ohyama, N. Naka, K.Yoshino, E. Simoen, and C. Claeys
- 5. 2MeV の電子線を照射した Si_{0.75}Ge_{0.25} / Si ダイオードの歪み量評価 第 73 回 秋季 応用物理学会 愛媛大学 愛媛, 2012 年 9 月 13 日 中島敏之,米岡将士,角田功,高倉健一郎,中庸行, Eddy Simoen, Cor Claeys, 吉野賢二

学会発表:ポスター発表

- Radiation Damages of Ge Devices and Their Recovery by Annealing 9th-RASEDA 高崎シティギャラリー 群馬, 2010 年 10 月 29 日 T. Nakashima, M. Tsukamoto, K. Takakura, I. Tsunoda, H. Ohyama, E. Simoen, B. De Jaeger, and C. Claeys
- Gate-Length Dependent Strain Relaxation in Electron-Irradiated SiGe S/D p-MOSFETs STAC5 メルパルク横浜 神奈川, 2010 年 6 月 22 日 T. Nakashima, T. Idemoto, I. Tsunoda, K. Takakura, M. Yoneoka, H. Ohyama, K.Yoshino, M. B. Gonzalez, E. Simoen, and C. Claeys
- 3. Radiation damage of Si_{1-y}C_y Source/Drain n-MOSFETs with different carbon concentrations 10th-RASEDA つくば国際会議場 茨城, 2012 年 12 月 11 日 T. Nakashima, Y. Asai, M. Hori, M. Yoneoka, I. Tsunoda, T. Takakura, M. B. Gonzalez, E. Simoen, C. Claeys, and K. Yoshino
- Recovery Behavior Resulting from Thermal Annealing in Si_{0.7}Ge_{0.3} Source/Drain p-type MOSFETs Irradiated by 2 MeV Electrons ISCS-2013 神戸国際会議場 兵庫, 2013 年 5 月 20 日 Toshiyuki Nakashima, Masasi Yoneoka, Isao Tsunoda, Kenichiro Takakura, Mireia Bargallo Gonzalez, Eddy Simoen, Cor Claeys, and Kenji Yoshino
- 5. Radiation tolerance of Si_{1-y}C_y Source/Drain n-type metal oxide semiconductor field effect transistor with different carbon concentrations ICSI8 九州大学 福岡, 2013 年 6 月 3 日 Toshiyuki Nakashima, Yuki Asai, Masato Hori, Masashi Yoneoka, Isao Tsunoda, Kenichiro Takakura, Mireia Bargallo Gonzalez, Eddy Simoen, Cor Claeys, and Kenji Yoshino