# 能動 RC 電圧/デューティ変換器

那須 雄介(a・松本 寛樹(b

# Active RC Voltage-to-Duty Converter

# Yusuke NASU, Hiroki MATUMOTO Abstract

In this paper, a voltage-to-duty converter is presented using op-amp, resistor and capacitor. The operation is confirmed on simulation program of SIMetrix.

Keywords: Converter, Op-amp, Voltage, Duty

## 1. 序論

近年、あらゆるものにアナログからディジタルへの変換が必要とされている。今回提案するのは、能動素子であるOp-amp、抵抗、コンデンサを用い、電圧をデューティー比に変換するAD変換回路である[1]。ディジタル値に変換することで情報を「0」と「1」の2値のみで表現できるため、アナログ値に比べデータ化や演算処理がしやすくなる。デューティー比は周期と比較したさいに、周期同士の割り算になっているため誤差を低減することが期待される。

用途としては PWM 制御に用いられる。PWM 制御とは一定の時間内でどの程度 High を出力するかをコントロールする制御方である。モーターの速度調整、LED の明るさの調整などに応用されている。

本研究では、コンパレータのしきい電圧を 0[V]、入力電圧 V in  $\varepsilon$  ± 0.1、 $\pm 0.25$ 、 $\pm 0.5$ 、 $\pm 0.75$ 、 $\pm 1.0$ 、 $\pm 1.25$ 、 $\pm 1.5$ 、 $\pm 1.75$ 、 $\pm 2.0[V]$  と変化させたときの Op-amp の出力電圧の周期、デューティー比を回路シミュレータ(SIMetrix)上で測定、検討を行った。

## 2. 基礎原理

#### 2.1 オペアンプの動作原理

オペアンプとは、2つの入力電圧の差を内部の利得による指定倍率まで増幅し出力する素子である。図1にOp-ampのアナログビヘイビアモデルを示す。一般的なOp-ampは、入出力端子のほかに電源供給ピンや位相補償ピンなどさまざまな端子を備えているものもある。



図1. Op-amp のアナログビヘイビアモデル

図 1 の Op-amp の利得を $10^6$ 倍に設定し、一端子を接地、 +端子に $\dagger$  小波(交流 1[V] 周期 1[kHz])を入力したとき の入力波形、並びに Op-amp の出力波形を図 2 に示す。




図 2. Op-amp の出力波形

a) 大学院電気電子工学専攻

b) 工学部准教授

#### 2.2 コンパレータの動作原理

Comp とは、二つの電圧または電流を比較し、その大小を比較することで出力を切り替える素子である。

非反転入力 V+の電圧が反転入力 V-よりも高ければ、 出力は正になり。その逆であれば出力は負になる。

今回は図3のような理想的なCompを使用し、このCompの動作はしきい電圧である0[V]を基準に、入力電圧が正であるときは2.5[V]を出力し、負であるときは-2.5[V]を出力する。

この Comp に、サイン波を入力したときに得られる波形を図 4 に示す。



図 3. Comp のアナログビヘイビアモデル




図 4.Comp の出力波形

### 3. 従来回路

図 5 に従来回路を示す。Op-amp の利得は固定し、Comp はしきい電圧を 0[V]として入力電圧が正の時  $V_{dd}[V]$ を出力し入力が負の電圧の時  $V_{dd}[V]$ を出力する。抵抗 R は固定し  $C_h$ には Comp を動作させるために初期電化を与える。また、 $C_x$  から  $C_h$ に電荷を平均化するため  $C_x$ < $C_h$  とする。

従来回路は  $C_x$ の電荷が  $C_h$ 平均化され  $C_h$ に電荷が充電され反転動作をする  $C_h$ に接続されている Rに流れる電流により  $C_h$ に符号が反対の電荷が充電されることで  $C_h$ の電圧は0に近づいていく。 $C_h$ に流れる電流からの充電が、もともと  $C_h$ からの平均化で充電されたものを越えた瞬間に  $C_h$ は  $C_h$ 0  $C_h$ 

 $C_h$ の電圧は反対方向から0に近づいていきOp-amp $\sigma$ 動作は反転する。このような動作を繰り返し行う。

従来回路の周期の理論式は

 $T=4RC_{x}$ 

である。




図 5. 従来回路

### 4. 提案回路

図6に今回提案するコンパレータを用いた能動 RC-電圧 /デューティー比変換回路図を示す。

Op-amp の利得は固定し、Comp はしきい電圧を 0[V]として Comp1 は入力電圧が正の時+  $V_{dd}[V]$ 、負の時  $-V_{dd}[V]$ を出力する。また、Comp2 は入力電圧が正の時に  $-V_{dd}[V]$ 、負の時  $+V_{dd}[V]$ を出力する。

従来回路との違いはコンデンサに初期電化を与えず Op-amp に電圧源  $V_{in}$  を設置したことである。このことにより抵抗 R に流れる電流が

$$I = \frac{V_{dd} - V_{in}}{R}$$

のように電圧源  $V_{in}$ によって決定されるのがこの回路の特徴である。





図6提案回路

また、提案回路の Op-amp の出力波形を図7に示す。



正のパルスが出ている期間を  $T_H$ 、負のパルスが出ている期間を  $T_L$  とすると、 それぞれの理論式は、

$$T_H = -2RC_2 \frac{V_{dd}}{V_{in} - V_{dd}}$$

$$T_L = 2RC_2 \frac{V_{dd}}{V_{in} - V_{dd}}$$

となる。

またデューティー比 D、周期 T は

$$D = \frac{T_H}{T_H + T_L} = \frac{1}{2} (1 + \frac{V_{in}}{V_{dd}})$$

$$T = T_L + T_H = 4RC_2 \frac{1}{1 - \left(\frac{V_{in}}{V_{dd}}\right)^2}$$

となる。

従来回路と比較した際、デューティー比は容量  $C_x$ の影響を受けず電圧源  $V_{in}$ のみによって決定されるため誤差を提言することが期待できる。

### 5. シミュレーション

シミュレーションを行った際の各素子パラメータを表 1に示す。

表 1,素子パラメータ

素子	R	C1	C2	A	Vdd
設定値	1[MΩ]	100[pF]	200[pF]	$10^{6}$	2.5[V]

入力電圧 Vin  $\varepsilon$ ±0.1、±0.25、±0.5、±0.75、±1.0、±1.25、 ±1.5、±1.75、±2.0[V]と変化させたときの入力電圧と周期 およびデューティー比のグラフを図 8、図 9 に示す。




図8,入力電圧と周期のグラフ




図 9.入力電圧とデューティー比のグラフ

図8、図9ともに実線が計算によって得られた理論値でプロットしてある点がシミュレーションによって得られた値である。

## 6. 結論

今回、私たちが提案した回路を SIMetrix でシミュレーションを行い、得られた成果及び今後の課題について述べる。

誤差率が最大をとったのは周期、デューティー比ともに入力電圧  $V_{\rm in}$ が-1.75[V]のときで周期は 24.69%、デューティー比は 19.66%であった。また、最小の誤差をとったのは 0.1[V]の時、周期は 0.08%、デューティー比は 0.2%であった。誤差率の傾向としては入力電圧が Comp の出力電圧±2.5[V]に近づくにつれ誤差が大きくなり、0 に近づくにつれて小さくなることが分かった。また、周期とデューティー比のグラフを比較すると序論でも述べたとおりデューティー比は周期同士の割り算で求められるため、周期と比較すると誤差率は大きく低減されていた。デューテ

ィー比が低減することができた誤差率は最大で 20.2%で あった。

今後の課題としては、誤差率が大きくなってしまった入力電圧±1.5[V]以降での誤差率を低減することが挙げられる。

# 参考文献

1)Y.Lin,etal, "Limitations of a Relaxation Oscillator in Capacitance

Measurements ",IEEE Transactionon Instrumention and

Measurement(vol49,No6,pp980-983 oct2000)

2)藤井 信生 著, 'アナログ電子回路の基礎",昭晃堂,2004

3) 杉本泰博著,よくわかるアナログ電子回路,オーム社, p.71-p.72,1995