スイッチトボルテージ周波数-電圧変換回路

岡野 孝徳 $^{1)}$ ・ 松本 寛樹 $^{2)}$ ・ 大野 憲司 $^{1)}$

Switched-Voltage Frequency-to-Voltage Converter

Takanori OKANO¹⁾ , Hiroki MATSUMOTO²⁾ , Kenji OHNO¹⁾

Abstract

In this paper, Switched-Voltage (SV) Frequency-to-Voltage (FV) converter is presented. The circuit is composed of only MOSFET's as well as Digital CMOS technique. The proposed circuit can operate using nonoverlapping two phase clocks. Performance is estimated by simulations on PSpice.

Key words:

Switched-Voltage(SV), Frequency-to-Voltage(FV), MOSFET, High-Accuracy Sample/Hold Circuit

1. はじめに

スイッチトボルテージ (SV) 回路は、デジタル CMOS プロセスの集積化と同じように MOSFET のみで構成さ れており、また、電圧信号のみで処理できる。

本研究では、この SV 回路による周波数-電圧変換回路 について述べる。シミュレーションは PSpice で行った。 なお、周波数-電圧変換は、回転数の検出・計測やシンセ サイザーに用いられている。

2. 周波数-電圧変換



図1 周波数-電圧変換

図 1 は周波数-電圧変換されたときの出力波形である。 図中の f_i は入力周波数で、 f_c はクロック周波数である。 図 1 より出力電圧の平均電圧 V_{oa} は

$$V_{oa} = \frac{V + \alpha V + \alpha^2 V + \alpha^3 V + \dots + \alpha^{n-1} V}{n}$$
(1)

$$V_{oa} = V \sum_{i=0}^{n-1} \alpha^i / n \tag{2}$$

ここで

 $V\sum_{i=0}^{n-1} \alpha^{i} = \frac{V(1-\alpha^{n})}{1-\alpha}$ (3)

であるから

$$V_{oa} = \left\{ \frac{(1-\alpha^n)V}{1-\alpha} \right\} \frac{1}{n} \tag{4}$$

となり、また

$$V_{(N)} = (1 - \alpha)V_r + \alpha^n V_{(N-1)}$$
(5)

が得られる。

定常状態の条件で $V=V_{(N)}=V_{(N-1)}$ となることから、 式 (4),(5) より

$$V_r = \frac{V_{(N)} - \alpha^n V_{(N-1)}}{1 - \alpha}$$
$$= \frac{(1 - \alpha^n)V}{1 - \alpha}$$
$$V_{oa} = \frac{V_r}{n}$$
(6)

ここで、 $n=rac{f_c}{f_i}$ であるから

$$V_{oa} = V \sum_{i=0}^{n-1} \alpha^{i} / n = \frac{f_{i} V_{r}}{f_{c}}$$
(7)

と求められる。ここで、*V_r*は参照電圧である。

図1の出力波形は、電圧を保持し、その前の電圧を α 信しているので、周波数-電圧変換回路には、電圧を保持 するサンプルホールド (S/H) 回路と、α 倍する分圧器が 必要となる。

2) 宮崎大学工学部

3. SV 周波数-電圧変換回路



図 2 SV 周波数-電圧変換回路

図 2 に SV 周波数-電圧変換回路を示す。上段はデ ジタル部で、2 個の D-FF と AND 素子, NOT 素子 で構成されている。中段は分圧器で、pMOS 2 個と nMOS 4 個で構成されており、下段は S/H 回路で ある。また、 1, 2 は重なり合わない 2 相クロック で、 V_{dd} =3.00V, V_{ss1} =0V(デジタル部), V_{ss2} =-3.00V と した。

4. タイミングチャート



図 2 の提案回路のデジタル部のタイミングチャートを 図 3 に示す。図 3 から、入力周波数 F_i が low から high へ立ち上がった直後に、クロック (1) が立ち上がると AND が high となることがわかる。AND が high の時 に、参照電圧 V_r が供給される。

なお、入力周波数 F_i の周期はクロック (1) の周期 より 2 倍以上長くなければならない。 5. 分圧器

図 2 の中段の分圧器の各 nMOS $M_{n1}, M_{n2}, M_{n3}, M_{n4}$ に流れる電流を、 $I_{d1}, I_{d2}, I_{d3}, I_{d4}$ とすると、飽和領域でのドレイン電流は

$$\begin{cases} I_{d1} = K_n (V_{GS_1} - V_{Tn})^2 \\ I_{d2} = K_n (V_{GS_2} - V_{Tn})^2 \\ I_{d3} = n K_n (V_{GS_3} - V_{Tn})^2 \\ I_{d4} = n K_n (V_{GS_4} - V_{Tn})^2 \end{cases}$$
(8)

ここで、式 (8) の V_{GS1}, V_{GS2}, V_{GS3}, V_{GS4} は、図 2 より

$$\begin{cases}
V_{GS_1} = f_i V_r - V_A \\
V_{GS_2} = V_{in} - V_A \\
V_{GS_3} = V_{in} - V_B \\
V_{GS_4} = V_{out} - V_B
\end{cases}$$
(9)

となり、式(8)に代入すると

$$\begin{cases} I_{d1} = K_n (f_i V_r - V_A - V_{Tn})^2 \\ I_{d2} = K_n (V_{in} - V_A - V_{Tn})^2 \\ I_{d3} = n K_n (V_{in} - V_B - V_{Tn})^2 \\ I_{d4} = n K_n (V_{out} - V_B - V_{Tn})^2 \end{cases}$$
(10)

と表される。pMOSのカレントミラー部、電流源部において、右側と左側の比がn:1となっていることから

$$\begin{cases}
I_{d1} = nI_{d3} \\
I_{d1} + I_{d2} = nJ \\
I_{d3} + I_{d4} = J
\end{cases}$$
(11)

式(11)より

$$\begin{cases} I_{d1} = nI_{d3} \\ I_{d2} = nI_{d4} \end{cases}$$
(12)

式 (10) を式 (12) に代入すると

$$K_n (f_i V_r - V_A - V_{Tn})^2 = n^2 K_n (V_{in} - V_B - V_{Tn})^2$$

$$f_i V_r - V_A - V_{Tn} = n (V_{in} - V_B - V_{Tn})$$
(13)

$$K_n (V_{in} - V_A - V_{Tn})^2 = n^2 K_n (V_{out} - V_B - V_{Tn})^2$$
$$V_{in} - V_A - V_{Tn} = n (V_{out} - V_B - V_{Tn}) \quad (14)$$

式 (13),(14) より分圧器の出力、つまり S/H 回路への入 力電圧 V_{in} は

$$V_{in} = \frac{f_i V_r + n V_{out}}{1+n} \tag{15}$$

となる。



図 4 トマゾウサンプルホールド回路

図 4 は 2 段のトマゾウ S/H 回路である。[2]



図 5 高精度サンプルホールド回路

図 5 は高精度 S/H 回路である。[3]

図中の数字は MOSFET の W/L 比を、丸囲み数字は スイッチの個数を表している。トマゾウ S/H 回路と同 じく2 段で用い、2 段目は 1,2 を入れ換えて、1出 力とした。

図 2 の S/H 回路に、トマゾウ S/H 回路または高精度 S/H 回路を 2 段にして用い、それぞれシミュレーション を行った。

なお、高精度 S/H 回路を用いた場合は、 V_{dd} =3.00V, V_{ss1} =0V(デジタル部), V_{ss2} =-3.00V としたが、トマゾウ S/H 回路を用いた場合は、 V_{dd} =2.0V, V_{ss1} =0V(デジタ ル部), V_{ss2} =-2.0V とした。 7. シミュレーション結果



図 6 は、S/H 回路にトマゾウ S/H 回路を用い、入力周 波数 f_i =50kHz の時の出力波形である。 $\frac{f_c}{f_i}$ 回、ここで クロック周波数 f_c =500kHz なので 10 回ごとに電圧が 上がることになる周波数-電圧変換の様子を確認できた。

また、 ϕ 1 時における出力電圧の平均電圧は図中の V_{oa} であり、約 0.180V となった。ここで、参照電圧 V_r は V_{dd} 、クロック周波数 f_c =500kHz であるから、理論値は 式 (7) より

$$V_{oa} = \frac{f_i V_{dd}}{f_c} = \frac{50kHz}{500kHz} \cdot 2.00V = 0.200V$$

であるから、理論値の V_{oa} =0.200V に対してシミュ レーション結果は V_{oa} =0.180V であるので、その誤差 は 0.020V となる。

入力周波数 f_i が 50kHz のときは理論値とシミュレー ション結果の誤差は約 10% だったが、入力周波数を変 えていくと誤差が大きくなってしまった。この理由とし ては、トマゾウ S/H 回路の動作範囲の狭さによること が考えられる。よって、S/H 回路に高精度 S/H 回路を 用いてシミュレーションを行った。

図 7~図 9 に高精度 S/H 回路を用いたシミュレーション結果を示す。



図 7 入力周波数 $f_i=100$ kHz

図 7 は入力周波数 f_i =100kHz の時の出力波形である。 $\frac{f_c}{f_i}$ 回、つまりクロック周波数 f_c =500kHz なので 5 回ご とに電圧が上がることになることが確認できた。 また、このときの出力電圧の平均電圧は図中の *V_{oa}* で あり、約 0.540V である。

ここで、参照電圧 V_r は V_{dd} , クロック周波数 $f_c=500$ kHz であるから、理論値は式 (7) より

$$V_{oa} = \frac{f_i V_{dd}}{f_c} = \frac{100kHz}{500kHz} \cdot 3.00V = 0.600V$$

であるから、理論値の V_{oa} =0.600V に対してシミュレーション結果は V_{oa} =0.540V であるので、誤差は 0.060V となる。

入力周波数を 62.5kHz , 50kHz と変えて同様にシミュ レーションを行った。



図 8 入力周波数 $f_i=62.5$ kHz

図 8 は入力周波数 f_i =62.5kHz の時の出力波形である。 $\frac{f_c}{f_i}$ 回、つまりクロック周波数 f_c =500kHz なので 8 回ごとに電圧が上がることになることが確認できた。

また、このときの出力電圧の平均電圧は図中の *V_{oa}* であり、約 0.325V である。

理論値は

$$V_{oa} = \frac{f_i V_{dd}}{f_c} = \frac{62.5 kHz}{500 kHz} \cdot 3.00V = 0.375V$$

であるから、理論値の V_{oa} =0.375V に対してシミュレーション結果は V_{oa} =0.325V であるので、誤差は 0.050V となる。



図 9 入力周波数 $f_i=50$ kHz

図 9 は入力周波数 f_i =50kHz の時の出力波形である。 $\frac{f_c}{f_i}$ 回、つまりクロック周波数 f_c =500kHz なので 10 回 ごとに電圧が上がることになることが確認できた。 また、このときの出力電圧の平均電圧は図中の *V_{oa}* で あり、約 0.270V である。

理論値は

$$V_{oa} = \frac{f_i V_{dd}}{f_c} = \frac{50kHz}{500kHz} \cdot 3.00V = 0.300V$$

であるから、理論値の V_{oa} =0.300V に対してシミュレーション結果は V_{oa} =0.270V であるので、誤差は 0.030V となる。

表1に各入力周波数のシミュレーション結果を示す。

衣工 ノミュレーノョノ和木				
	入力周波数	理論値	シミュレーション結果	誤差
	$100 \mathrm{kHz}$	0.600V	0.540V	10%
	$62.5 \mathrm{kHz}$	0.375V	$0.325\mathrm{V}$	13%
	$50 \mathrm{kHz}$	0.300V	0.270V	10%

表1 シミュレーション結果

8. まとめ

 $\frac{L_c}{f_i}$ 回ごとに電圧が上がるという周波数-電圧変換の特徴的な波形図を得ることはできた。しかし、高精度 S/H回路を用いた時の理論値とシミュレーション結果の誤差は $10\% \sim 13\%$ となった。

この理由としては、図7~図9から電圧が保持しきれていないことから、S/H回路のところで電圧がホールドされていないということが考えられる。

よって、改良点は高精度 S/H 回路の精度を上げることである。

参考文献

- Hiroki MATSUMOTO; "A Quasi-Passive Switched-Capacitor Frequency-to-Voltage Converter", THE TRANSACTIONS OF THE IEICE, VOL.E 72, NO.1 JANUARY 1989
- [2] K.Leeiavattananon, and C.Toumazou; "Switchedvoltage : An adaptation of switched-currents for voltage-mode design", ELECTORONICS LET-TERS, Vol.34, no.6, pp.503-504, 19th Martch 1998
- [3] Kenji Ohno, Hiroki Matsumoto, Kenji Murao (Miyazaki Univ.); "A Switched-Voltage High-Accuracy Sample/Hold Circuit", The 47th IEEE MWSCAS pp. I-105 - I-108 July 27, 2004