2026-03-14T13:30:09Z https://miyazaki-u.repo.nii.ac.jp/oai

oai:miyazaki-u.repo.nii.ac.jp:00002845 2024-12-26T07:33:55Z 73 73:36 73:36:330 73:36:330:323

MOSトランジスタのバックゲート端子を用いた高精度サンプル・ホールド回路の検討 Consideration of High Performance Sample-and-Hold Circuit Using Backgate Terminal of MOS Transistor MOS トランジスタ ノ バックゲート タンシ オ モチイタ コウセイド サンプル ホールド カイロ ノ ケントウ 宮川, 昌士 ミヤガワ, マサシ 酒井, 駿介 サカイ, シュンスケ 90334713 田村, 宏樹 タムラ, ヒロキ Tamura, Hiroki 田村 タムラ Tamura 宏樹 ヒロキ Hiroki 宮崎大学 University of Miyazaki 外山, 貴子 トヤマ, タカコ Toyama, Takako 50260740 淡野, 公一 タンノ, コウイチ Tanno, Koichi 淡野 タンノ Tanno 公一 コウイチ Koichi 宮崎大学 University of Miyazaki Miyagawa, Masashi Sakai, Syunsuke In this paper, we propose new sample-and-hold circuits, which are low ON-resistance by using backgate terminal of MOSFET. In the proposed circuits, the backgate terminal is used as a control terminal to change the threshold voltage (V_T) of MOSFET. In detail, the backgate is applied to a pulse at the moment of turning on. Using this technique, we can achieve the low ON-resistance. From the evaluation using HSPICE simulation with the 0.35μm CMOS processes parameters, we could confirm that value of ON-resistance decrease about 13% compared with conventional one. 宮崎大学工学部 Faculty of Engineering, University of Miyazaki 2013-08-30 jpn departmental bulletin paper VoR http://hdl.handle.net/10458/4724 https://miyazaki-u.repo.nii.ac.jp/records/2845 AA00732558 05404924 宮崎大学工学部紀要 Memoirs of Faculty of Engineering, University of Miyazaki 42 127 134 https://miyazaki-u.repo.nii.ac.jp/record/2845/files/engineering127-134.pdf application/pdf 1.9 MB 2020-06-21